锗硅沟道形成方法技术

本发明专利技术公开了一种锗硅沟道形成方法，其基于绝缘体上硅工艺，包括：提供一覆盖有牺牲氧化层和氮化层的绝缘体上硅半导体衬底，其划分为N型晶体管区域和P型晶体管区域；光刻胶涂布显影，通过刻蚀去除P型晶体管区域的牺牲氧化层和氮化层；仅在P型晶体管区域选择性外延生长锗硅层；在P型晶体管区域形成P型晶体管的锗硅沟道层和二氧化硅层；和锗硅沟道层上的二氧化硅层；刻蚀去除二氧化硅层；锗硅沟道层表面生长硅覆盖层；刻蚀去除表面的氮化硅层和氧化硅层，至此沟道形成，生长栅氧化层。本发明专利技术主要通过快速热退火的条件来控制锗硅沟道的厚度，能保证晶体管性能，且维持晶圆表面平整度也利于后续工艺的稳定性。于后续工艺的稳定性。于后续工艺的稳定性。

【技术实现步骤摘要】
锗硅沟道形成方法


[0001]本专利技术涉及集成电路制造领域，特别是涉及一种锗硅沟道形成方法。

技术介绍

[0002]SOI基板由以下三部分构成：薄薄的单晶硅顶层，在其上形成多层结构，相当薄的绝缘二氧化硅中间层，非常厚的体型衬底硅衬底层，其主要作用是为上面的两层提供机械支撑。
[0003]开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET(金属氧化物半导体场效应晶体管)的性能需求。对部分耗尽型和全部耗尽型CMOS(互补金属氧化物半导体)器件的性能改善、漏电流减小以及功耗减少等都会产生极大地影响，特别适合于低电压器件结构等。与通过传统的体型衬底硅晶圆生产的芯片相比，基于SOI的芯片受“短信道”效应的影响更小。短沟道效应是门极和结点之间“电荷共享”的结果。门极电场与源极和漏极互相竞争。但是由于膜层厚度大大低于源极和漏极之间的空间，晶体管本身的厚度因此受到了限制，短沟道效应也将大幅度减少，甚至消失。
[0004]对于绝缘体上硅技术，可以通过引入锗硅沟道来提高P型晶体管性能，目前工艺直接在锗硅沟道上生长栅氧化层会使栅氧化层的质量变差，引入界面缺陷。

技术实现思路

[0005]在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本专利技术要解决的技术问题是提供一种能避免栅氧化层生长质量引起界面缺陷的锗硅沟道形成方法。
[0007]为解决上述技术问题，本专利技术提供的锗硅沟道形成方法，其基于绝缘体上硅工艺，包括以下步骤：
[0008]S1，提供一覆盖有牺牲氧化层103和氮化层104的绝缘体上硅半导体衬底，其划分为N型晶体管区域和P型晶体管区域；
[0009]S2，光刻胶涂布显影，通过刻蚀去除P型晶体管区域的牺牲氧化层103和氮化层104；
[0010]S3，仅在P型晶体管区域选择性外延生长锗硅层105；
[0011]S4，在P型晶体管区域形成P型晶体管的锗硅沟道层106和二氧化硅层107；和锗硅沟道层106上的二氧化硅层107；
[0012]S5，刻蚀去除二氧化硅层107；
[0013]S6,锗硅沟道层106表面生长硅覆盖层108；
[0014]S7，刻蚀去除表面的氮化硅层104和氧化硅层103，至此沟道形成，生长栅氧化层。
[0015]可选择的，改进所述的锗硅沟道形成方法，绝缘体上硅半导体衬底包括从下到上膜层结构依次是硅衬底100、埋层氧化层101、绝缘体上硅层102、牺牲氧化层103和氮化层104。
[0016]可选择的，改进所述的锗硅沟道形成方法，步骤S2中，通过干法或湿法刻蚀去除P型晶体管区域的牺牲氧化层103和氮化层104。
[0017]可选择的，改进所述的锗硅沟道形成方法，步骤S3中，先执行预清洗，再选择性外延生长锗硅层105。
[0018]可选择的，改进所述的锗硅沟道形成方法，步骤S4中，通过快速热退火使锗进入绝缘体上硅，在P型晶体管区域形成P型晶体管的锗硅沟道层106，原来表面的锗硅经过快速热退火氧化为二氧化硅层107。
[0019]可选择的，改进所述的锗硅沟道形成方法，步骤S5中，通过湿法刻蚀去除表面二氧化硅层107。
[0020]可选择的，改进所述的锗硅沟道形成方法，步骤S7中，通过湿法刻蚀去除表面的氮化硅层104和氧化硅层103。
[0021]可选择的，改进所述的锗硅沟道形成方法，通过控制快速热退火的条件来调节锗硅沟道的厚度。
[0022]可选择的，改进所述的锗硅沟道形成方法，P型晶体管区域锗硅沟道表面形成硅覆盖层108后，硅覆盖层108高度与N型晶体管区域的绝缘体上硅表面保持相平。
[0023]可选择的，改进所述的锗硅沟道形成方法，锗硅沟道层106表面生长硅覆盖层108的厚度为锗硅沟道层106厚度的一半。
[0024]本专利技术适用于绝缘体上硅技术，将N型晶体管区域用氧化硅/氮化硅硬掩模板盖住，在P型晶体管区域选择性外延生长锗硅，通过快速热退火使锗进入绝缘体上硅形成锗硅沟道，原来的锗硅经过氧化变成氧化硅，通过湿法刻蚀去除表面的氧化硅，再在锗硅沟道上选择性外延生长一层硅，最后去除N型晶体管区域覆盖的氧化硅/氮化硅硬掩模板。本专利技术主要通过快速热退火的条件来控制锗硅沟道的厚度，P型晶体管上锗硅沟道厚度加上外延生长硅的厚度要和N型晶体管的绝缘体上硅厚度相同，这主要是由于先进技术节点的全耗尽绝缘体上硅的厚度越来越薄，对锗硅沟道的厚度要求越来越高，这样可以保证生长栅氧化层后N型晶体管的绝缘体上硅厚度和P型晶体管的锗硅沟道厚度相同，保证晶体管性能，且维持晶圆表面平整度也利于后续工艺的稳定性。
附图说明
[0025]本专利技术附图旨在示出根据本专利技术的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本专利技术附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本专利技术附图不应当被解释为限定或限制由根据本专利技术的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本专利技术作进一步详细的说明：
[0026]图1是本专利技术中间结构示意图一。
[0027]图2是本专利技术中间结构示意图二。
[0028]图3是本专利技术中间结构示意图三。
[0029]图4是本专利技术中间结构示意图四。
[0030]图5是本专利技术中间结构示意图五。
[0031]图6是本专利技术中间结构示意图六。
[0032]图7是本专利技术中间结构示意图七。
具体实施方式
[0033]以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本专利技术的其他优点与技术效果。本专利技术还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离专利技术总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本专利技术下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
[0034]第一实施例；
[0035]本专利技术提供一种基于绝缘体上硅工艺的锗硅沟道形成方法，包括以下步骤：
[0036]S1，提供一覆盖有牺牲氧化层103和氮化层104的绝缘体上硅半导体衬底，其划分为N型晶体管区域和P型晶体管区域；
[0037]S2，光刻胶涂布显影，通过刻蚀去除P型晶体管区域的牺牲氧化层103和氮化层104；...

【技术保护点】

【技术特征摘要】
1.一种锗硅沟道形成方法，其基于绝缘体上硅工艺，其特征在于，包括以下步骤：S1，提供一覆盖有牺牲氧化层(103)和氮化层(104)的绝缘体上硅半导体衬底，其划分为N型晶体管区域和P型晶体管区域；S2，光刻胶涂布显影，通过刻蚀去除P型晶体管区域的牺牲氧化层(103)和氮化层(104)；S3，仅在P型晶体管区域选择性外延生长锗硅层(105)；S4，在P型晶体管区域形成P型晶体管的锗硅沟道层(106)和二氧化硅层(107)；和锗硅沟道层(106)上的二氧化硅层(107)；S5，刻蚀去除二氧化硅层(107)；S6,锗硅沟道层(106)表面生长硅覆盖层(108)；S7，刻蚀去除表面的氮化硅层(104)和氧化硅层(103)，至此沟道形成，生长栅氧化层。2.如权利要求1所述的锗硅沟道形成方法，其特征在于：绝缘体上硅半导体衬底包括从下到上膜层结构依次是硅衬底(100)、埋层氧化层(101)、绝缘体上硅层(102)、牺牲氧化层(103)和氮化层(104)。3.如权利要求1所述的锗硅沟道形成方法，其特征在于：步骤S2中，通过干法或湿法刻蚀去除P型晶体管区域的牺牲氧化层(103)和氮化层(104)。4.如权利要求1所述的锗硅沟道形成方法，其特征在于...

【专利技术属性】
技术研发人员：李妍，辻直樹，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：