半导体装置和用于制造半导体装置的方法制造方法及图纸

提供了一种半导体装置和用于制造半导体装置的方法。所述半导体装置包括：基底；有源图案，在基底上沿第一水平方向延伸；栅电极，在有源图案上沿不同于第一水平方向的第二水平方向延伸；源区/漏区，位于栅电极的至少一侧上；源极/漏极接触件，延伸到源区/漏区中，并且包括填充层和沿着填充层的侧壁的阻挡层；以及硅化物层，位于源区/漏区与填充层之间，硅化物层包括与填充层接触的第一侧壁和与源区/漏区接触的第二侧壁，其中，阻挡层不位于填充层与源区/漏区之间。区/漏区之间。区/漏区之间。

【技术实现步骤摘要】
半导体装置和用于制造半导体装置的方法
[0001]本申请要求于2021年3月3日在韩国知识产权局提交的第10
‑
2021
‑
0028003号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。


[0002]本公开涉及半导体装置，诸如包括多桥沟道场效应晶体管(MBCFET
TM
)的半导体装置。

技术介绍

[0003]在用于增大半导体装置的密度的缩放技术中，已经提出了其中在基底上形成鳍状或纳米线状硅体并且在硅体的表面上形成栅极的多栅极晶体管。
[0004]由于多栅极晶体管使用三维(3D)沟道，所以可以容易地实现多栅极晶体管的缩放。此外，可以在不增大多栅极晶体管的栅极长度的情况下改善电流控制能力。另外，可以有效地抑制其中沟道区的电位受到漏极电压的影响的短沟道效应(SCE)。

技术实现思路

[0005]本公开的方面提供了一种半导体装置以及一种用于制造半导体装置的方法，其中，通过增大源区/漏区与源极/漏极接触件之间的边界表面的面积来减小/最小化界面电阻。
[0006]本公开的方面还提供了一种半导体装置以及一种用于制造半导体装置的方法，其中，在去除形成在源区/漏区上的牺牲层之后形成源极/漏极接触件，从而抑制/防止源区/漏区在横向方向上突出。因此，通过降低半导体装置的驱动电力，可以改善半导体装置的可靠性。
[0007]根据本公开的示例实施例，提供了一种半导体装置，所述半导体装置包括：基底；有源图案，在基底上沿第一水平方向延伸；栅电极，在有源图案上沿不同于第一水平方向的第二水平方向延伸；源区/漏区，位于栅电极的至少一侧上；源极/漏极接触件，延伸到源区/漏区中，并且包括填充层和沿着填充层的侧壁的阻挡层；以及硅化物层，位于源区/漏区与填充层之间，硅化物层包括与填充层接触的第一侧壁和与源区/漏区接触的第二侧壁，其中，阻挡层不位于填充层与源区/漏区之间。
[0008]根据本公开的示例实施例，提供了一种半导体装置，所述半导体装置包括：基底；有源图案，在基底上沿第一水平方向延伸；多个纳米片，在有源图案上沿竖直方向堆叠为彼此间隔开；栅电极，在有源图案上沿不同于第一水平方向的第二水平方向延伸并且围绕所述多个纳米片；源区/漏区，位于栅电极的至少一侧上；源极/漏极接触件，延伸到源区/漏区中并且包括填充层和沿着填充层的侧壁的阻挡层；硅化物层，位于源区/漏区与填充层之间，包括与填充层接触的第一侧壁以及与源区/漏区接触的第二侧壁，并且具有与阻挡层接触的最上面的表面；层间绝缘层，位于源极/漏极接触件的侧壁上；以及衬垫层，位于源极/漏极接触件与栅电极之间以及位于源极/漏极接触件与层间绝缘层之间，其中，阻挡层包括
与填充层接触的第一侧壁和与第一侧壁相对的第二侧壁，并且阻挡层的第一侧壁从硅化物层的第一侧壁延伸。
[0009]根据本公开的示例实施例，提供了一种用于制造半导体装置的方法，所述方法包括：在基底上形成其中第一半导体层和第二半导体层交替地堆叠的堆叠结构；在堆叠结构上形成虚设栅极；通过使用虚设栅极作为掩模蚀刻堆叠结构来形成沟槽；在沟槽中形成源区/漏区；在沟槽中在源区/漏区上形成牺牲层；在虚设栅极的侧壁上和牺牲层上形成衬垫材料层；去除虚设栅极和第一半导体层；在从其中去除虚设栅极和第一半导体层的区域中形成栅电极；通过去除衬垫材料层的形成在牺牲层上的部分而在栅电极的侧壁上形成衬垫层；去除牺牲层以暴露源区/漏区；在去除牺牲层之后，沿着源区/漏区中的每个的轮廓和衬垫层的侧壁形成阻挡材料层；通过对阻挡材料层的与源区/漏区接触的部分进行热处理来形成硅化物层；以及在硅化物层上形成填充层。
[0010]根据一些实施例的半导体装置可以包括基底和位于基底上的栅电极。半导体装置可以包括与栅电极相邻的源区/漏区。此外，半导体装置可以包括位于源区/漏区上的源极/漏极接触件。源极/漏极接触件的一部分可以在栅电极的下表面下方并且在源区/漏区的第一侧壁和第二侧壁之间延伸。
[0011]然而，本公开的方面不限于在此阐述的那些。通过参照下面给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域的普通技术人员而言将变得更加明显。
附图说明
[0012]通过参照附图详细描述本公开的示例实施例，本公开的上述和其它方面及特征将变得更加明显，在附图中：
[0013]图1是示出根据本公开的一些实施例的半导体装置的布局图；
[0014]图2是沿着图1的线A
‑
A'截取的剖视图；
[0015]图3是图2的区域R的放大图；
[0016]图4是沿着图1的线B
‑
B'截取的剖视图；
[0017]图5是沿着图1的线C
‑
C'截取的剖视图；
[0018]图6至图19是用于描述根据本公开的一些实施例的用于制造半导体装置的方法的图；
[0019]图20和图21是示出根据本公开的一些其它实施例的半导体装置的剖视图；
[0020]图22是示出根据本公开的又一其它实施例的半导体装置的剖视图；
[0021]图23是示出根据本公开的又一其它实施例的半导体装置的剖视图；
[0022]图24是示出根据本公开的一些其它实施例的半导体装置的剖视图；
[0023]图25是示出根据本公开的又一其它实施例的半导体装置的剖视图；
[0024]图26是示出根据本公开的又一其它实施例的半导体装置的布局图；以及
[0025]图27是沿着图26的线D
‑
D'截取的剖视图。
具体实施方式
[0026]在下文中，将参照图1至图5描述根据本公开的一些实施例的半导体装置。
[0027]图1是示出根据本公开的一些实施例的半导体装置的布局图。图2是沿着图1的线A
‑
A'截取的剖视图。图3是图2的区域R的放大图。图4是沿着图1的线B
‑
B'截取的剖视图。图5是沿着图1的线C
‑
C'截取的剖视图。
[0028]参照图1至图5，根据本公开的一些实施例的半导体装置包括基底100、第一有源图案101、第二有源图案102、场绝缘层105、第一栅电极110、栅极绝缘层111、外部间隔件112、盖图案113、内部间隔件114、第二栅电极120、衬垫层130、源区/漏区140、硅化物层145、第一层间绝缘层150、蚀刻停止层155、源极/漏极接触件160、第二层间绝缘层170和过孔180。
[0029]基底100可以是硅基底或绝缘体上硅(SOI)基底。可选地，基底100可以包括硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓，但是本公开不限于此。
[0030]有源区AR可以在竖直方向DR3上从基底100突出。如图4中所示，有源区AR可以由深沟槽DT限定。
[0031]第一有源图案101可以在有源区AR上沿第一水平方向DR1延伸。第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底；有源图案，在基底上沿第一水平方向延伸；栅电极，在有源图案上沿不同于第一水平方向的第二水平方向延伸；源区/漏区，位于栅电极的至少一侧上；源极/漏极接触件，延伸到源区/漏区中，并且包括填充层和沿着填充层的侧壁的阻挡层；以及硅化物层，位于源区/漏区与填充层之间，硅化物层包括与填充层接触的第一侧壁和与源区/漏区接触的第二侧壁，其中，阻挡层不位于填充层与源区/漏区之间。2.根据权利要求1所述的半导体装置，其中，阻挡层包括与填充层接触的第一侧壁和与第一侧壁相对的第二侧壁，并且其中，阻挡层的第一侧壁从硅化物层的第一侧壁延伸。3.根据权利要求1所述的半导体装置，其中，硅化物层的最上面的表面与阻挡层的最下面的表面接触。4.根据权利要求1所述的半导体装置，所述半导体装置还包括：层间绝缘层，位于源极/漏极接触件的侧壁上；以及衬垫层，位于源极/漏极接触件与栅电极之间，其中，衬垫层与源区/漏区的最上面的表面和硅化物层的最上面的表面中的每者接触。5.根据权利要求1所述的半导体装置，所述半导体装置还包括：层间绝缘层，位于源极/漏极接触件的侧壁上，其中，层间绝缘层不位于栅电极与源极/漏极接触件之间。6.根据权利要求1所述的半导体装置，其中，源极/漏极接触件包括：第一部分；第二部分，在第二水平方向上与第一部分间隔开；以及第三部分，位于第一部分和第二部分上并且将第一部分电连接到第二部分。7.根据权利要求1所述的半导体装置，其中，有源图案包括：第一层，位于基底上并且包括硅或硅锗；以及绝缘层，位于第一层上并且包括绝缘材料。8.根据权利要求7所述的半导体装置，其中，有源图案还包括：第二层，位于绝缘层上并且包括硅。9.根据权利要求1所述的半导体装置，所述半导体装置还包括多个纳米片，所述多个纳米片在有源图案上沿竖直方向堆叠为彼此间隔开并且被栅电极围绕。10.根据权利要求9所述的半导体装置，所述半导体装置还包括位于栅电极与源区/漏区之间并且与源区/漏区接触的栅极绝缘层。11.根据权利要求9所述的半导体装置，所述半导体装置还包括在所述多个纳米片之间的栅电极的相对侧上的内部间隔件，其中，内部间隔件与硅化物层接触。12.一种半导体装置，所述半导体装置包括：
基底；有源图案，在基底上沿第一水平方向延伸；多个纳米片，在有源图案上沿竖直方向堆叠为彼此间隔开；栅电极，在有源图案上沿不同于第一水平方向的第二水平方向延伸并且围绕所述多个纳米片；源区/漏区，位于栅电极的至少一侧上...

【专利技术属性】
技术研发人员：金文铉，科恩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：