半导体装置的形成方法制造方法及图纸

一种半导体装置的形成方法，包括；形成第一外延层于基板上方，以形成晶圆；沉积介电层于第一外延层上方；图案化介电层以形成开口；通过开口蚀刻第一外延层，以形成凹槽；形成第二外延层于凹槽中；蚀刻介电层，以露出第一外延层的顶表面；及平坦化第一外延层的露出的顶表面及第二外延层的顶表面。表面及第二外延层的顶表面。表面及第二外延层的顶表面。

【技术实现步骤摘要】
半导体装置的形成方法


[0001]本公开是有关于一种半导体装置的形成方法，且特别是有关于一种具有外延层的半导体装置的形成方法。

技术介绍

[0002]半导体装置用于各式各样的电子应用中，例如个人电脑、手机、数码相机、与其他电子装置。半导体装置的制造一般是通过于半导体基板上方依序沉积绝缘或介电层、导电层、以及半导体层的材料，并利用微影图案化各种材料层以于半导体装置上形成电路组件与元件。
[0003]半导体工业通过逐步缩减最小部件尺寸来不断增加各种电子元件(例如，晶体管、二极管、电阻、电容等)的集成密度，允许将多个元件整合于一给定的面积中。

技术实现思路

[0004]本专利技术实施例提供一种半导体装置的形成方法，包括：形成第一外延层于基板上方，以形成晶圆；沉积介电层于第一外延层上方；图案化介电层以形成开口；通过开口蚀刻第一外延层，以形成凹槽；形成第二外延层于凹槽中；蚀刻介电层，以露出第一外延层的顶表面；及平坦化第一外延层的露出的顶表面及第二外延层的顶表面。
[0005]本专利技术实施例提供一种半导体装置的形成方法，包括：形成第一掺杂区及第二掺杂区于基板的顶部；成长第一外延层于基板上方，其中第一外延层直接接触第一掺杂区及第二掺杂区；沉积硬遮罩层于第一外延层上方；蚀刻硬遮罩层的第一部分中的开口，以露出第一外延层的第一顶表面；通过开口蚀刻第一外延层以形成凹槽，其中凹槽位于第一掺杂区正上方；成长第二外延层于凹槽中；移除硬遮罩层的多个剩余部分以露出第一外延层的第二顶表面，其中第二外延层的顶表面高于第一外延层的露出的第二顶表面；及平坦化第二外延层的顶表面及第一外延层的露出的第二顶表面。
[0006]本专利技术实施例提供一种半导体装置的形成方法，包括：形成第一外延层于基板上方；形成凹槽于第一外延层中；形成第二外延层于凹槽中；及平坦化第一外延层的顶表面及第二外延层的顶表面，其中平坦化第一外延层的顶表面及第二外延层的顶表面的步骤包括使用化学机械抛光(chemical mechanical polish,CMP)浆料，CMP浆料包括选择性地降低第一外延层的移除速率的聚合物，其中浆料包括具有约0.5至约1.5重量百分比的范围的浓度的磨料。
附图说明
[0007]本公开从以下详细描述中配合附图可最好地被理解。应强调的是，依据业界的标准做法，各种部件并未按照比例绘制且仅用于说明的目的。事实上，为了清楚讨论，各种部件的尺寸可任意放大或缩小。
[0008]图1是根据一些实施例，以三维视图绘示出FinFET的示例。
[0009]图2是根据一些实施例，绘示出晶圆的俯视图。
[0010]图3、图4、图5、图6、图7、图8、图9、图10、图11A、图11B、图12、图13、图14、图15、图16、图17、图18、图19、图20A、图20B、图21A、图21B、图22A、图22B、图23A、图23B、图24A、图24B、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A、图29B、图30A、图30B、图31A、图31B、图32A、图32B、图33A、图33B、图34A、图34B、图35A、图35B、图35C、图36A、图36B、图37A、图37B、图38A、图38B、图39A、及图39B是根据一些实施例，是FinFETs制造中的中间阶段的剖面图。
[0011]图11C是根据一些实施例，绘示出在CMP制程之后的形貌差异在晶圆半径上的轨迹(trace)、以及在CMP制程之后最小几何部件的尺寸差异在晶圆半径上的轨迹。
[0012]其中，附图标记说明如下：
[0013]20：晶圆
[0014]30：对准标记
[0015]50：基板
[0016]50N：n型区
[0017]50P：p型区
[0018]52：鳍片
[0019]54：绝缘材料
[0020]56：浅沟槽隔离区
[0021]58：通道区
[0022]60：虚设介电层
[0023]62:虚设栅极层
[0024]64：遮罩层
[0025]72：虚设栅极
[0026]74：遮罩
[0027]80：栅极密封间隔物
[0028]82：外延源极/漏极区
[0029]86：栅极间隔物
[0030]87：接触蚀刻停止层
[0031]88：第一ILD
[0032]89：区域
[0033]90：凹槽
[0034]92：栅极介电层
[0035]94：栅极电极
[0036]94A：衬层
[0037]94B：功函数调谐层
[0038]94C：填充材料
[0039]108：第二ILD
[0040]110：栅极接触件
[0041]112：源极/漏极接触件
[0042]140：轨迹
[0043]150：轨迹
[0044]210：介电层
[0045]300：光阻层
[0046]310：开口
[0047]320：n型区
[0048]350：开口
[0049]360：光阻层
[0050]400：p型区
[0051]410：半导体层
[0052]420：硬遮罩层
[0053]460：晶种层
[0054]500：凹槽
[0055]510：半导体区域
[0056]610：蚀刻制程
[0057]614：CMP制程
[0058]700：外延层
[0059]800：鳍片堆叠
[0060]810：半导体层
[0061]820：介电层
[0062]830：介电层
[0063]900：鳍片结构
[0064]910：鳍片结构
[0065]920：介电衬层
[0066]H1：高度
[0067]H2：高度
[0068]T1：厚度
[0069]W1：宽度
[0070]A
‑
A：线
[0071]B
‑
B：线
[0072]C
‑
C：线
具体实施方式
[0073]以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件及其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以定义本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件上方或之上，可能包含第一及第二元件直接接触的实施例，也可能包含额外的元件形成在第一及第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明及清楚的目的，而非用以表示所讨论的不同实施
例及/或配置之间的关系。
[0074]再者，本文可能用到与空间相对用词，例如「在
……
之下」、「下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，包括：形成一第一外延层于一基板上方，以形成一晶圆；沉积一介电层于该第一外延层上方；图案化该介电层以形成一开口；通过该开口蚀刻该第一外延...

【专利技术属性】
技术研发人员：张哲纶，苏品全，黄歆杰，吴明园，林子凯，王育文，许哲源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：