采用输入控制零阈值阻塞晶体管的电平转接器制造技术

一种电平转换器电路包括零阈值晶体管，减小了由电平转接器电路的开关晶体管感测到的电压并可增强对该电平转接器电路中的静态电流的阻挡。根据到电平转接器电路的输入，控制零阈值晶体管。可采用薄氧化物晶体管提供用于开关晶体管的低阈值电压。另外的电平转接器电路包括串联连接的零阈值晶体管，该零阈值晶体管用做电流镜或锁存型电平转接器电路中的开关晶体管。

【技术实现步骤摘要】

本专利技术涉及一种电平转接器，特别涉及一种能利用具有极低核心电压的技术进行操作的电平转接器。
技术介绍
当连接具有不同电源电压的电路时，一个电路的输出信号的电平应该被转接到接收该输出信号的另一电路的电平。一般情况下，电平转接器完成了这项任务。正如在图1A和1B中所看到的那样，常规电平转接器通常包括反相器和四个晶体管MN11、MN12、MP11和MP12。晶体管MP11和MP12是p沟道MOS(PMOS)晶体管，晶体管MN11和MN12是n沟道MOS(NMOS)晶体管。可以以用晶体管的互连作为锁存型电平转接器(图1A)或电流镜型(mirror-type)电平转接器(图1B)为基础来特性化电平转接器。由于晶体管MP12和MP12的交叉耦合结构，在图1A中的锁存型电平转接器中不存在静态电流(即，当电平转接器的输出处于稳定状态时，通过晶体管MP11或MP12的电流)。特别是，当晶体管MN11导通和晶体管MN12截止时，晶体管MP12的栅极被下拉，晶体管MP12导通，这将晶体管MP11的栅极拉高和使晶体管MP11截止。当晶体管MN11截止和晶体管MN12导通时，晶体管MP11的栅极被下拉和晶体管MP11导通，这将晶体管MP12的栅极拉高并使晶体管MP12截止。因此，通过晶体管MP11和MN11或MP12和MN12不形成电流通路。但是，锁存型电平转接器的性能受到电压vdd2的影响很大，这是因为PMOS晶体管MP11和MP12的栅极到源极电压是电压vdd2，而NMOS晶体管MN11和MN12的栅极到源极的电压是vdd1。因此，锁存型电平转接器可以适当地执行工作的vdd2电压的范围可能很窄。反射镜型电平转接器示于图1B中。如图1B所示，PMOS晶体管MP11和MP12的栅极耦合在一起并耦合到晶体管MP11的漏极。由于性能是由晶体管MP11和MN11的电流确定的，即使输出电压vdd2改变，通常该电平转接器中也不存在严重的性能变化。因此，对于各种输出电压电路，可以使用反射镜型电平转接器。然而，当MN11导通时，晶体管MP11和MP12的栅极被拉低，晶体管MP11和MP12导通。因此，穿过晶体管MP11和MN11形成静态电流通路。提供电平转接电路的另一难度在于在例如极深亚微米CMOS技术中使用的核心电源电压(vdd1)减小了，同时I/O部分电源电压(vdd2)保持在高电平。由于减小了核心电源电压vdd1，因此驱动NMOS晶体管NM11和NM12的栅极-源极电压也减小了。因此，驱动能力可能减小到该电平转接器不能提供可靠操作的程度。例如，随着核心电压(vdd1)减小以及vdd1和NMOS晶体管的阈值电压Vthn的差下降到接近于零，该电平转接器不能提供可靠操作。特别是，由下列等式提供晶体管MN12的电流(IMN12)IMN12=μNCOX2(WL)MN12(vdd1-Vthn)2]]>其中W和L是栅极宽度和长度，COX是氧化物电容，μN是表面电子迁移率。从上面的等式看出，随着vdd1和阈值电压Vthn之间的差接近于零，通过该晶体管的电流也接近于零。为了克服这个限制，可以通过减小阈值电压Vthn来增加vdd1和阈值电压Vthn之间的差。然而，为了减小阈值电压，晶体管通常采用薄氧化物和浅注入物。这种薄氧化物晶体管当与更高电压vdd2一起工作时对电压作用(stress)更敏感。图2示出了如日本专利申请No.JP7086913中介绍的电平转接器的电路。如图2所示，除了常规电流镜电平转接器电路之外，还提供由反相器INV1和INV2以及晶体管MP13提供的延迟元件。晶体管MP13设置成与晶体管MP11和MN11串联连接并由延迟元件的输出控制。来自Y的反馈信号用于控制晶体管MP13，从而当A为高时阻挡静态电流。图3是如在美国专利US 6,556,061中所述的电平转接器电路的示意图。如图3所示，零阈值晶体管MN31和MN32已经安装在常规锁存型电平转接器中。晶体管MN31和MN32的栅极被限制到vdd1(低电压源)。晶体管MN11和MN12是具有低阈值电压的薄氧化物晶体管。由于MN31和MN32的栅极电压是vdd1，并且MN31和MN32的阈值电压是零，因此MN11和MN12的最大漏极电压是vdd1，即Vg-Vthn＝Vdd1-0。因此，MN11和MN12可以使用低阈值电压晶体管。
技术实现思路
本专利技术的一些实施例提供一种电平转接器，用于将输入信号从具有第一电源电压的第一功率域转接到具有第二电源电压的第二功率域。该电平转接器包括在第二功率域中提供输出信号的电流镜电路。电流镜电路包括耦合到第二电源电压的第一和第二p型晶体管、耦合到第一和第二p型晶体管的相应一个上的第一和第二零阈值n型晶体管、以及通过第一和第二零阈值晶体管的相应一个耦合到第一和第二p型晶体管的相应一个上的第一和第二n型晶体管。第一和第二n型晶体管具有基于第一电源电压的阈值电压。采用第一电源电压的开关控制电路响应输入信号而控制第一零阈值晶体管，从而减少通过第一n型晶体管的静态电流。在本专利技术的其它实施例中，开关控制电路包括延迟电路，它构成用于延迟输入信号，以便提供被延迟的输入信号，从而控制第一零阈值晶体管。该电平转接器还可包括采用第一电源电压的第一反相器，该第一反相器构成用于接收输入信号并将反相的输入信号提供给第一n型晶体管；采用第一电源电压的第二反相器，该第二反相器构成用于接收被反相的输入信号并将缓冲的输入信号提供给第二n型晶体管；和采用第二电源电压并提供输出信号的第三反相器。该延迟电路可包括采用第一电源电压的至少两个串联的反相器。在本专利技术的另外的实施例中，延迟电路包括采用第一电源电压并构成用于接收输入信号和提供第二反相输入信号的第四反相器以及采用第一电源电压并构成用于接收输入信号和第二反相输入信号并将输入信号和第二反相输入信号的逻辑NOR提供给第一零阈值晶体管的NOR门。在本专利技术的另一些实施例中，第三p型晶体管具有耦合到第三反相器的输出的栅极并将第二电源电压耦合到第三反相器的输入端。在本专利技术的又一些实施例中，第四p型晶体管具有耦合到第三反相器的输入端的栅极并将第二电源电压耦合到第一和第二p型晶体管的栅极。在本专利技术的其它实施例中，第二零阈值晶体管的栅极耦合到第二反相器的输出端。作为选择，第二零阈值晶体管的栅极可耦合到第一电源电压。在本专利技术的附加实施例中，延迟电路具有与输入信号中的过渡和输出信号中的相应过渡之间的延迟相对应的延迟。延迟电路还可具有与第一反相器的输出中的过渡和输出信号中的相应过渡之间的延迟相对应的延迟。在本专利技术的再一些实施例中，第一和第二n型晶体管的源极和漏极之间的电压被限制到第一电源电压减去相应第一和第二零阈值晶体管的阈值电压。在本专利技术的附加实施例中，用于使输入信号从具有第一电源电压的第一功率域转接到具有第二电源电压的第二功率域的电平转接器包括耦合到第二电源电压的第一和第二交叉耦合p型晶体管、串联耦合到第一p型晶体管并响应反相输入信号的第一和第二零阈值n型晶体管、以及串联耦合到第二p型晶体管和响应缓冲输入信号的第三和第四零阈值n型晶体管。第一和第二交叉耦合p型晶体管和第一、第二、第三和第四零阈值晶体管的栅极氧化物可以是基本相同的。该电平转本文档来自技高网...

【技术保护点】
一种电平转接器，用于将输入信号从具有第一电源电压的第一功率域转接到具有第二电源电压的第二功率域，该电平转接器包括：在第二功率域中提供输出信号的电流镜电路，该电流镜电路包括：耦合到第二电源电压的第一和第二ｐ型晶体管；耦 合到第一和第二ｐ型晶体管的相应一个上的第一和第二零阈值ｎ型晶体管；通过第一和第二零阈值晶体管的相应一个耦合到第一和第二ｐ型晶体管的相应一个上的第一和第二ｎ型晶体管，第一和第二ｎ型晶体管具有基于第一电源电压的阈值电压；和采用第 一电源电压的开关控制电路，它响应输入信号而控制第一零阈值晶体管。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：徐振毫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]