一种具有若干个电荷泵电路的升压电路，通过使电荷能够穿过电荷转移晶体管并与通过一电容器输入的时钟信号同步，相对于预定电位产生升高电压，包括： 第一电荷泵电路组，其中电荷泵电路以ｎ级形式互相串联连接，ｎ是２或更大的整数； 第二电荷泵电路组，其中电荷泵电路以ｍ级形式互相串联连接，ｍ是２或更大的整数；和 级数转换电路，用于根据级数转换控制信号，在连接状态和非连接状态之间转换第一电荷泵电路组的输出端和第二电荷泵电路组的输入端，其转换的方式使得第一电荷泵电路组和第二电荷泵电路组互相串联连接，并且第二电荷泵电路组输出第一升高电压，或者第一电荷泵电路组和第二电荷泵电路组互相并联连接，第一和第二电荷泵电路组输出第二升高电压， 其中该级数转换电路包括： 转换晶体管，具有连接在第一电荷泵电路组的输出端和第二电荷泵电路组的输入端之间的电流沟道；和 电容器，其一个电极被输送以与输入到电荷泵电路的时钟信号同步的时钟信号，其另一个电极连接到转换晶体管的栅极，和 在级数转换控制信号处于第一电压电平的情况下，通过输送的时钟信号而使转换晶体管导通，并且在级数转换控制信号处于第二电压电平的情况下，转换晶体管截止。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及用于产生正/负高电压的升压电路，该电路被包含于非易失性半导体存储器件中，所产生的正/负高电压的电压电平根据操作模式而不同。
技术介绍
在如闪烁EEPROM(电可擦可编程只读存储器)的非易失性半导体存储器件中，需要比输送电压高的正高电压和比地电位低的负高电压，它们的电压电平和电流能力不同，并根据读、擦、和写模式而施加于存储单元阵列晶体管。近年来，由于系统最小化、以及输送电压、功耗的降低等需求，希望在非易失性半导体存储器件中包含一种用于产生高电压的升压电路，并且该升压电路的升压效率增强。此外，为了在一种升压电路中产生电压电平和电流能力不同的正/负高电压，提供互相串联连接的多级电荷泵电路，并且级的数量可以转换。图9是表示作为常规升压电路用于产生电压电平不同的负高电压的负正压电路的示意结构。在图9中，参考标记11、12、13和14表示阈值取消型电荷泵电路(PUMP1、PUMP2、PUMP3、PUMP4)。假设时钟信号CLK3和CLK2的高电平是输送电压VDD，并且其低电平是地电位VSS(＝0V)，每个电荷泵电路使输入电压向负极侧升高-VDD并输出它。其它时钟信号CLK1和CLK4具有于时钟信号CLK3和CLK2相同的振幅。输入到电荷泵电路11的输入电压为0V，因此其输出电压为-VDD，并且接收电压-VDD的电荷泵电路12的输出电压为-2VDD。因此，在0V到-2VDD范围内的负高电压可由2级电荷泵电路11和12产生。此外，输入电压被二级电荷泵电路12和14向负极侧升高-2VDD。阈值取消型电荷泵电路11-14的细节将在下面介绍。参考标记60表示用于转换电荷泵电路的级的数量的级数转换电路。在输入到级数转换电路60中的级数转换控制信号SWHON处于逻辑低电平(即，级数转换电路60被去激励)的情况下，电平移位电路LS1关断N沟道MOS晶体管Tn1和接通N沟道MOS晶体管Tn2。因此，二级电荷泵电路11和12以及二级电荷泵电路13和14互相并联连接。结果，二级电荷泵电路11和12的输出电压-2VDD使第一负电压VNN1(＝-2VDD)通过作为用于防止逆流的二极管连接的P沟道MOS晶体管Tp1作为负电压VNN而输出。此外，二级电荷泵电路13和14的输出电压-VDD使第一负电压VNN1(＝-2VDD)通过作为用于防止逆流(Route(1))的二极管连接的P沟道MOS晶体管Tp2作为负电压VNN而输出。另一方面，在级数切转控制信号SWHON处于逻辑高电平的情况下(即级数转换电路60被激励)，电平移位电路LS1接通N沟道MOS晶体管Tn1和截止N沟道MOS晶体管Tn2。因此，二级电荷泵电路12和12以及二级电荷泵电路13和14互相串联连接。结果是，二级电荷泵电路11和12的输出电压-2VDD通过用于对电压进行整流的二极管连接的P沟道MOS晶体管Tp3以及N沟道MOS晶体管Tn1输送给电荷泵电路13，并被二级电荷泵电路13和14升压到-4VDD。结果是，输入电压-4VDD使第二负电压VNN2(＝-4VDD)通过作为用于防止逆流(Route(2))的二极管连接的P沟道MOS晶体管Tp2作为负电压VNN而输出。在这种情况下，作为用于防止逆流的二极管连接的P沟道MOS晶体管Tp1处于反向偏置状态，以便被截止。这样，级数转换电路60在相同负升压电路中产生电压电平不同的两个负高电压。Cp1表示用于输出的平滑电容器。通常，为了抑制电平移位电路LS1的输送电压VEE由于级数切转电路60中的泵送操作而产生波动，提供作为用于对输送电压进行整流的二极管连接的P沟道MOS晶体管Tp3和平滑电容器Cp2。接着，下面参照附图说明图10和11介绍图9中所示的二级电荷泵电路11和12的结构和操作。图10示出了表示二级电荷泵电路11和12的内部结构，图11是输送给二级电荷泵电路11和12的四个时钟信号CLK1、CLK2、CLK3和CLK4。在图10中，P沟道MOS晶体管(以下称为“电荷转移晶体管”)Tp5和Tp7连接在地电位和输出VOUT之间，以便其电流沟道互相串联连接。电容器Cp4的一个电极连接到电荷转移晶体管Yp5的连接节点N5，电容器Cp6的一个电极连接到电荷转移晶体管Tp7的输出节点N7。电容器Cp4的另一电极被输送以具有输送电压VDD幅度的时钟信号CLK3，电容器Cp6的另一电极被输送以具有输送电压VDD的幅度的时钟信号CLK2。电容器Cp3的一个电极连接到电荷转移晶体管Tp5的栅极，电容器Cp5的一个电极连接到电荷转移晶体管Tp7的栅极。电容器Cp3的另一电极被输送以具有输送电压VDD的幅度的时钟信号CLK1，电容器Cp5的另一电极被输送以具有输送电压VDD的幅度的时钟信号CLK4。此外，阈值取消P沟道MOS晶体管(以下称为“阈值取消晶体管”)Tp4和Tp6的电流沟道分别连接在电荷转移晶体管Tp5和Tp7的栅极和漏极之间。阈值取消晶体管Tp4和Tp6的每个栅极连接到电荷转移晶体管Tp5和Tp7的每个源极(节点N5和N7)。提供阈值取消晶体管Tp4和Tp6以便取消作为二极管工作的电荷转移晶体管Tp5和Tp7的阈值电压。接着，下面参照图11中时序图介绍二级电荷泵电路11和12的升压操作。首先，在图11中的时间t1，时钟信号CLK4从0V升高到VDD。结果是，由于与电容器Cp5耦合而使节点N6的电压电平升高。此外，电荷转移晶体管Tp7截止，节点N7处于浮置状态。然后，在时间t2，时钟信号CLK2从VDD下降到0V。结果，由于与电容器Cp6的耦合而使节点N7的电压电平V7下降。阈值取消晶体管Tp6导通，节点N5的电压电平变得与节点N6的电压电平相同。接着，在时间t3，时钟信号CLK3从0V升高到VDD。结果是，由于与电容器Cp4的耦合而使节点N5的电压电平V5升高。此外，阈值取消晶体管Tp4截止，节点N4处于浮置状态。接着，在时间t4，时钟信号CLK4从VDD下降到0V。结果是，由于与电容器Cp3的耦合而使节点N4的电压电平下降，并且电流从节点N5流到地电位，由此降低了节点N5的电压电平。接着，在时间t5，时钟信号LCK1从0V升高到VDD。结果是，由于与电容器Cp3耦合而使节点N4的电压电平升高。此外，电荷转移晶体管Tp5导通，节点N5处于浮置状态。接着，在时间t6，时钟信号CLK3从VDD下降到0V。结果是，由于与电容器Cp4的耦合而使节点N5的电压电平V5下降。此外，阈值取消晶体管Tp4导通，节点N4达到地电位(0V)。接着，在时间t7，时钟信号CLK2从0V升高到VDD。因此，由于与电容器Cp6耦合而使节点N7的电压电平V7升高。此外，阈值取消晶体管Tp6截止，节点N6处于浮置状态。接着，在时间t8，时钟信号CLK4从VDD下降到0V。结果是，由于与电容器Cp5耦合而使节点N6的电压电平下降。此外，电荷转移晶体管Tp7导通，并且由于在时间t7时的关系V5＜V7而使电流从节点N7流到节点N5，由此节点N7的电压电平V7下降。最后，电流通过电荷转移晶体管Tp5流到地电位，由此节点N5的电压电平下降到-VDD。此外，电流通过电荷转移晶体管Tp7流到节点N5，由此节点N7的电压电平下降到-2VDD。结果，产生了作为输出电压本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：大泽幸一，山平征二，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。