芯片单元和芯片组件制造技术

本实用新型专利技术提供了一种芯片单元和芯片组件，其中，芯片单元包括：基底；导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；冗余凸点，设置在所述基底另外一部分区域上。该芯片单元能够降低了第一凸点开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性；能够使得基底上的应力分布更为均匀，进而能够起到保护芯片单元内部功能模块的作用，能够降低芯片单元发生功能失效现象的概率。片单元发生功能失效现象的概率。片单元发生功能失效现象的概率。

【技术实现步骤摘要】
芯片单元和芯片组件


[0001]本技术涉及半导体
，具体而言，涉及一种芯片单元和一种芯片组件。

技术介绍

[0002]在半导体
中，通常会在芯片上形成凸点，凸点与芯片内部的金属层连接，在芯片封装过程中需要在凸点上键合引线，再将引线连接于封装结构以实现芯片信号的传输，但是目前技术中仅仅依照芯片的结构设计，在芯片的部分区域上设置用于键合引线的凸点，这部分凸点在制造或者使用过程中因为应力的不均匀的原因容易产生开裂，导致芯片与封装结构之间的连接不稳定，从而引起芯片失效。

技术实现思路

[0003]本技术旨在至少解决现有技术或相关技术中存在的技术问题之一。
[0004]有鉴于此，根据本申请实施例的第一方面提出了一种芯片单元包括：基底；导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；冗余凸点，设置在所述基底另外一部分区域上。
[0005]在第一方面的第一种可能的实现方式中，所述芯片单元还包括：应力分散件，所述应力分散件设置在所述基底与所述冗余凸点之间。
[0006]在第一方面的第二种可能的实现方式中，所述冗余凸点的数量为多个，每个所述冗余凸点连接有一个所述应力分散件。
[0007]在第一方面的第三种可能的实现方式中，芯片单元还包括：所述冗余凸点的数量为多个，多个所述冗余凸点连接于一个所述应力分散件。
[0008]在第一方面的第四种可能的实现方式中，芯片单元还包括：空洞，开设在所述应力分散件上。
[0009]在第一方面的第五种可能的实现方式中，所述冗余凸点的数量为多个，多个所述冗余凸点中与第一凸点相邻的冗余凸点为第一冗余凸点，与所述第一凸点不相邻的冗余凸点为第二冗余凸点；
[0010]每个所述第一冗余凸点连接有一个所述应力分散件，多个所述第二冗余凸点中的至少部分第二冗余凸点连接于一个所述应力分散件。
[0011]在第一方面的第六种可能的实现方式中，芯片单元还包括：金属层，设置在所述基底上和/或设置在所述基底内，所述第一凸点通过第一焊盘电连接于所述金属层。
[0012]在第一方面的第七种可能的实现方式中，所述第一焊盘与所述应力分散件的材质相同；所述第一凸点与所述冗余凸点的材质相同。
[0013]在第一方面的第八种可能的实现方式中，所述第一焊盘和所述应力分散件由铝材制成；所述第一凸点和所述冗余凸点由铅材和/或锡材制成。
[0014]在第一方面的第九种可能的实现方式中，所述应力分散件包括第二焊盘。
[0015]在第一方面的第十种可能的实现方式中，所述第一凸点为第一焊球；所述冗余凸点为第二焊球。
[0016]在第一方面的第十一种可能的实现方式中，所述第一凸点与所述基底之间的第一最大距离和所述冗余凸点与所述基底之间的第二最大距离相同。
[0017]根据本申请实施例的第二方面提出了一种芯片组件，包括：上述任一技术方案的芯片单元。
[0018]在第二方面的第一种可能的实现方式中，芯片组件还包括：封装结构，所述封装结构包括外引线，所述芯片单元的所述导电组件连接于所述外引线，所述导电组件、所述应力分散件和所述冗余凸点位于所述封装结构和所述基底之间。
[0019]在第二方面的第二种可能的实现方式中，芯片组件还包括：填充胶，填充在所述芯片单元和所述封装结构之间。
[0020]在第二方面的第三种可能的实现方式中，芯片组件还包括：端部芯片，所述芯片单元连接于所述端部芯片，所述导电组件、所述冗余凸点和所述应力分散件位于所述基底背离于所述端部芯片的一侧。
[0021]相比现有技术，本技术至少包括以下有益效果：
[0022]本技术提供的芯片单元，在基底上形成了导电组件和冗余凸点，导电组件包括了第一凸点和第一焊盘，第一凸点设置在基底上，第一焊盘设置在第一凸点和基底之间，冗余凸点设置在基底上。在芯片单元封装过程中，基底可以通过第一凸点连接于封装结构，实现信号的传输，第一凸点和冗余凸点组合设置，使得凸点不仅仅局限在基底的特定区域，通过冗余凸点的设置，增加了基底上凸点的设置密度，能够通过第一凸点和冗余凸点共同承担应力，能够使得应力分布更为均匀，进而降低了第一凸点开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性。
附图说明
[0023]本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0024]图1为本申请提供的一种实施例的芯片单元的一个角度结构示意图；
[0025]图2为本申请提供的一种实施例的芯片单元的另一个角度结构示意图；
[0026]图3为本申请提供的另一种实施例的芯片单元的一个角度结构示意图；
[0027]图4为本申请提供的另一种实施例的芯片单元的另一个角度结构示意图；
[0028]图5为本申请提供的又一种实施例的芯片单元的一个角度结构示意图。
[0029]其中，图1至图5中附图标记与部件名称之间的对应关系为：
[0030]1基底、2导电组件、3应力分散件、4冗余凸点、5空洞；
[0031]201第一凸点、202第一焊盘；
[0032]401第一冗余凸点、402第二冗余凸点。
具体实施方式
[0033]为了能够更清楚地理解本技术的上述目的、特征和优点，下面结合附图和具体实施方式对本技术进行进一步地详细描述。需要说明的是，在不冲突的情况下，本申
请的实施例及实施例中的特征可以相互组合。
[0034]在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是，本技术还可以采用其他不同于在此描述的其他方式来实施，因此，本技术的保护范围并不受下面公开的具体实施例的限制。
[0035]如图1至图5所示，根据本申请实施例的第一方面提出了一种芯片单元包括：基底1；导电组件2，设置在基底1的部分区域上，导电组件2包括第一凸点201和第一焊盘202，第一焊盘202设置在基底1上，第一凸点201设置在第一焊盘202上；冗余凸点4，设置在基底1的另外一部分区域上。
[0036]本技术提供的芯片单元，在基底1上形成了导电组件2和冗余凸点4，导电组件2包括了第一凸点201和第一焊盘202，第一凸点201设置在基底1上，第一焊盘202设置在第一凸点201和基底1之间，冗余凸点4设置在基底1上。在芯片单元封装过程中，基底1可以通过第一凸点201连接于封装结构，实现信号的传输，第一凸点201和冗余凸点4组合设置，使得凸点不仅仅局限在基底1的特定区域，通过冗余凸点4的设置，增加了基底1上凸点的设置密度，能够通过第一凸点201和冗余凸点4共同承担封装结构施加在基底1上的应力和芯片单元自身形变而产生的应力，能够使得应力分布更为均匀，进而降低了第一凸点201开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性。
[0037]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片单元，其特征在于，包括：基底；导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；冗余凸点，设置在所述基底另外一部分区域上。2.根据权利要求1所述的芯片单元，其特征在于，所述芯片单元还包括：应力分散件，所述应力分散件设置在所述基底与所述冗余凸点之间。3.根据权利要求2所述的芯片单元，其特征在于，所述冗余凸点的数量为多个，每个所述冗余凸点连接有一个所述应力分散件。4.根据权利要求3所述的芯片单元，其特征在于，还包括：所述冗余凸点的数量为多个，多个所述冗余凸点连接于一个所述应力分散件。5.根据权利要求3所述的芯片单元，其特征在于，所述冗余凸点的数量为多个，多个所述冗余凸点中与第一凸点相邻的冗余凸点为第一冗余凸点，与所述第一凸点不相邻的冗余凸点为第二冗余凸点；每个所述第一冗余凸点连接有一个所述应力分散件；多个所述第二冗余凸点中的至少部分第二冗余凸点连接于一个所述应力分散件。6.根据权利要求3所述的芯片单元，其特征在于，还包括：空洞，开设在所述应力分散件上。7.根据权利要求1至6中任一项所述的芯片单元，其特征在于，还包括：金属层，设置在所述基底上和/或设置在所述基底内，所述第一凸点通过第一焊盘电连接于所述金属层。8.根据权利要求2至6中任一项所述的芯片单元，其特征在于...

【专利技术属性】
技术研发人员：韩彦武，包谦，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：