电子封装件及其线路结构制造技术

本发明专利技术涉及一种电子封装件及其线路结构，通过在电子封装件线路部的介电层上形成有线路层及具有多个开口的金属层，以降低该金属层所占该介电层的面积比例，减少应力集中，避免该电子封装件发生翘曲。该电子封装件发生翘曲。该电子封装件发生翘曲。

【技术实现步骤摘要】
电子封装件及其线路结构


[0001]本专利技术有关一种半导体封装制程，尤指一种可提升可靠度的电子封装件及其线路结构。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer Level Packaging，简称WLP)的技术。
[0003]图1A至图1D为现有晶圆级半导体封装件1的制法的剖面示意图。
[0004]如图1A所示，形成一热化离型胶层(thermal release tape)11于一承载件10上。
[0005]接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用面12a与非作用面12b，各该作用面12a上均具有多个电极垫120，且各该作用面12a粘着于该热化离型胶层11上。
[0006]如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。
[0007]如图1C所示，进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去粘性，故可一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的作用面12a。
[0008]如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，以形成一包含有介电层140及线路层141的线路重布结构14于该封装胶体13与该半导体元件12的作用面12a上，且令该线路重布结构14电性连接该半导体元件12的电极垫120，其中，为了提升散热功效，该线路重布结构14的表面上布设有大面积的图案化金属层141
’
，且该图案化金属层141
’
也可供该半导体芯片21作接地或传递电源之用。接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电元件16。最后进行切单制程。
[0009]然而，现有半导体封装件1中，该金属层141
’
所占面积比例过多，且该线路重布结构14的线路层141的结构强度太弱，致使该线路重布结构14的应力分布容易不均，造成该线路重布结构14的各层介电层140平整度不一致，故该半导体封装件1容易发生翘曲，导致该线路层141无法有效电性连接该些半导体元件12的电极垫120，致使电性不良，进而造成良率过低及产品可靠度不佳等问题。
[0010]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现思路

[0011]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件及其线路结构，以减少应力集中，避免该电子封装件发生翘曲。
[0012]本专利技术的线路结构包括：多个介电层；多个线路层，其设于该多个介电层上；至少一第一金属层，其设于该多个介电层的其中一者上且具有多个第一开口；以及至少一第二
金属层，其设于该多个介电层的其它至少一者上且具有多个第二开口，以令该第一金属层及第二金属层位于不同的介电层上，其中，该第一开口的位置未对齐该第二开口的位置。
[0013]前述的线路结构中，该第一开口及/或第二开口为矩形。
[0014]前述的线路结构中，该第一金属层及第二金属层为虚铜片。
[0015]前述的线路结构中，该第一金属层及第二金属层为线路层。
[0016]前述的线路结构中，第二金属层具有多个个，并设于该多个介电层的未设有第一金属层的全部，且令位于不同介电层上的二该第二金属层的第二开口的位置为未相互对齐。
[0017]本专利技术还提供一种电子封装件，包括：包覆层，其具有相对的第一侧与第二侧；至少一电子元件，其嵌埋于该包覆层中；以及如前述的线路结构，其设于该包覆层的第一侧上，且该线路层电性连接该电子元件。
[0018]前述的电子封装件中，该电子元件外露于该包覆层的第二侧。
[0019]前述的电子封装件中，该第一金属层及/或第二金属层未电性连接该电子元件。
[0020]前述的电子封装件中，该第一金属层及/或第二金属层电性连接该电子元件。
[0021]前述的电子封装件中，还包括埋设于该包覆层中且电性连接该线路层的多个导电柱。
[0022]前述的电子封装件中，还包括形成于该线路结构上且电性连接该线路层的多个导电元件。
[0023]由上可知，本专利技术的电子封装件及其线路结构中，主要经由于该介电层上形成具有开口的金属层，以降低该金属层所占该介电层的面积比例，因而能分散应力的分布，故相比于现有技术，本专利技术能避免该线路结构发生翘曲，也就是避免该电子封装件翘曲，令该线路层能有效电性连接该电子元件，进而提升产品良率及产品可靠度。
[0024]此外，经由各金属层的开口位置并未对齐，以避免该线路结构发生应力集中的问题，因而能增加该介电层的平整性，故相比于现有技术，本专利技术更能避免该电子封装件或该线路结构发生翘曲。
附图说明
[0025]图1A至图1D为现有半导体封装件的制法的剖面示意图。
[0026]图2A至图2D为本专利技术的电子封装件的制法的剖面示意图。
[0027]图2B
’
为图2B的局部上视图。
[0028]图2E为图2D的后续制程的剖面示意图。
[0029]图3A、图3B、图3C及图3D为图2D的不同态样的局部上视示意图。
[0030]附图标记说明
[0031]1:半导体封装件
[0032]10,9:承载件
[0033]11:热化离型胶层
[0034]12:半导体元件
[0035]12a,20a:作用面
[0036]12b,20b:非作用面
[0037]120,200:电极垫
[0038]13:封装胶体
[0039]14:线路重布结构
[0040]140,240,250:介电层
[0041]141,241,251,251
’
:线路层
[0042]141
’
:金属层
[0043]15,253:绝缘保护层
[0044]16,26:导电元件
[0045]2:电子封装件
[0046]2a:线路结构
[0047]20:电子元件
[0048]21a:第一金属层
[0049]21b,21c:第二金属层
[0050]210:第一开口
[0051]210
’
,210”:第二开口
[0052]22:导电柱
[0053]23:包覆层
[0054]23a:第一侧
[0055]23b:第二侧
[0056]24:线路部
[0057]25:增层部
[0058]252:导电盲孔
[0059]26:导电元件
[0060]260:凸块底下金属层
[0061]3:本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种线路结构，其特征在于，包括：多个介电层；多个线路层，其设于该多个介电层上；至少一第一金属层，其设于该多个介电层的其中一者上且具有多个第一开口；以及至少一第二金属层，其设于该多个介电层的其它至少一者上且具有多个第二开口，以令该第一金属层及第二金属层位于不同的介电层上，其中，该第一开口的位置未对齐该第二开口的位置。2.如权利要求1所述的线路结构，其特征在于，该第一开口及/或第二开口为矩形。3.如权利要求1所述的线路结构，其特征在于，该第一金属层及第二金属层为虚铜片。4.如权利要求1所述的线路结构，其特征在于，该第一金属层及第二金属层为线路层。5.如权利要求1所述的线路结构，其中，该第二金属层具有多个个，并设于该多个介电层的未设有第一金属层的全部，且令位于不同介电层上的二该第二金属层的第二开口的位置未相互对齐。6...

【专利技术属性】
技术研发人员：蔡芳霖，郭家妤，翁培耕，蔡伟圣，姜亦震，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：