扇出型封装结构和扇出型封装结构的制备方法技术

本发明专利技术的实施例提供了一种扇出型封装结构和扇出型封装结构的制备方法，涉及半导体封装技术领域，该扇出型封装结构包括缓冲层、芯片、塑封体、第一组合布线层和第一焊球，通过设置缓冲层，并将芯片贴附在缓冲层上，然后设置包覆在芯片外的塑封体，缓冲层的热膨胀系数小于塑封体的热膨胀系数，第一焊球与第一组合布线层电连接，第一组合布线层与芯片电连接，实现了扇出型封装。相较于现有技术，本发明专利技术通过额外设置缓冲层，且塑封体局部包覆在缓冲层上，缓冲层的热膨胀系数较小，在器件受力时，缓冲层可以优先于塑封体变形，吸收塑封体的结构应力，能够实现产品内部应力的平衡，有效减缓塑封翘曲问题。塑封翘曲问题。塑封翘曲问题。

【技术实现步骤摘要】
扇出型封装结构和扇出型封装结构的制备方法


[0001]本专利技术涉及半导体封装
，具体而言，涉及一种扇出型封装结构和扇出型封装结构的制备方法。

技术介绍

[0002]随着半导体行业的快速发展，扇出型晶圆级封装(Fan
‑
out wafer level package，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，扇出封装技术（fan out）主要是实现多引脚输出以及小间距输出引脚，在满足多芯片封装时，往往需要占据更大尺寸的封装面积，同时扇出型晶圆芯片封装过程中，由于各种材料的热膨胀系数不匹配，导致各处受力不均，无法实现产品内部应力的平衡，容易存在塑封翘曲问题。

技术实现思路

[0003]本专利技术的目的包括，例如，提供了一种扇出型封装结构和扇出型封装结构的制备方法，其能够实现产品内部应力的平衡，有效减缓塑封翘曲问题。
[0004]本专利技术的实施例可以这样实现：第一方面，本专利技术提供一种扇出型封装结构，包括：缓冲层；贴附在所述缓冲层上的芯片；包覆在所述芯片外的塑封体；设置在所述缓冲层上的第一组合布线层；以及设置在所述第一组合布线层上的第一焊球；其中，所述塑封体局部包覆在所述缓冲层上，且所述缓冲层的热膨胀系数小于所述塑封体的热膨胀系数，所述第一焊球与所述第一组合布线层电连接，所述第一组合布线层与所述芯片电连接。
[0005]在可选的实施方式中，所述缓冲层上设置有容置凹槽，所述容置凹槽的深度大于所述芯片的厚度，所述芯片贴装在所述容置凹槽内，所述塑封体至少覆盖在所述容置凹槽上，所述缓冲层的边缘延伸至外部空间，以使所述缓冲层的侧壁裸露在外。
[0006]在可选的实施方式中，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述塑封体覆盖在所述填充通孔上，以使所述塑封体和所述缓冲层交错设置。
[0007]在可选的实施方式中，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述填充通孔内填充形成有导电导热柱。
[0008]在可选的实施方式中，所述塑封体远离所述第一组合布线层的一侧还设置有第二组合布线层，所述第二组合布线层上还设置有第二焊球，所述第二焊球与所述第二组合布
线层电连接，所述第二组合布线层与所述导电导热柱电连接，所述导电导热柱与所述第一组合布线层电连接。
[0009]在可选的实施方式中，所述容置凹槽的底壁上设置有贯通至所述第一组合布线层的定位槽，所述定位槽中形成有第一导电柱，所述第一组合布线层与所述第一导电柱的一端连接，所述芯片与所述第一导电柱的另一端连接，以使所述芯片和所述第一组合布线层电连接。
[0010]在可选的实施方式中，所述第一组合布线层包括第一介质层、第二介质层、第三介质层和线路层，所述第一介质层覆盖在所述缓冲层上，所述第一介质层上设置有与所述第一导电柱对应的第一开口槽，所述第一开口槽内形成有第二导电柱，所述第二介质层覆盖在所述第一介质层上，并设置有与所述第二导电柱对应的第二开口槽，所述第二开口槽内形成有所述线路层，所述线路层与所述第二导电柱连接，所述第三介质层覆盖在所述第二介质层上，且所述第三介质层上设置有第三开口槽，所述第三开口槽内形成有导电层，所述第一焊球设置在所述导电层上。
[0011]在可选的实施方式中，所述第一导电柱的宽度大于所述第二导电柱的宽度。
[0012]在可选的实施方式中，所述第一组合布线层包括第一介质层、第二介质层和线路层，所述第一介质层上设置有导通至所述第一导电柱的第一开口槽，所述第一开口槽内形成有线路层，所述线路层与所述第一导电柱连接，所述第二介质层覆盖在所述第一介质层上，并设置有导通至所述线路层的第二开口槽，所述第二开口槽内形成有导电层，所述第一焊球设置在所述导电层上。
[0013]第二方面，本专利技术提供一种扇出型封装结构的制备方法，包括：在载具上形成缓冲层；将芯片贴附在所述缓冲层上；在所述缓冲层上形成包覆在所述芯片外的塑封体；去除所述载具，并露出所述缓冲层；在所述缓冲层上形成第一组合布线层；在所述第一组合布线层上形成第一焊球；其中，所述塑封体局部包覆在所述缓冲层上，且所述缓冲层的热膨胀系数小于所述塑封体的热膨胀系数，所述第一焊球与所述第一组合布线层电连接，所述第一组合布线层与所述芯片电连接。
[0014]在可选的实施方式中，在载具上形成缓冲层的步骤，包括：在所述载具上贴装缓冲胶层；利用蚀刻工艺在所述缓冲胶层上至少形成容置凹槽和定位槽，以形成所述缓冲层。
[0015]在可选的实施方式中，在所述第一组合布线层上形成第一焊球的步骤之后，所述方法还包括：沿切割道对位于所述容置凹槽两侧的所述缓冲层进行切割。
[0016]本专利技术实施例的有益效果包括，例如：本专利技术实施例提供了一种扇出型封装结构，通过设置缓冲层，并将芯片贴附在缓冲层上，然后设置包覆在芯片外的塑封体，然后在缓冲层上设置第一组合布线层，最后在第
一组合布线层上设置第一焊球，其中，塑封体局部包覆在缓冲层上，且缓冲层的热膨胀系数小于塑封体的热膨胀系数，第一焊球与第一组合布线层电连接，第一组合布线层与芯片电连接，实现了扇出型封装。相较于现有技术，本专利技术通过额外设置缓冲层，且塑封体局部包覆在缓冲层上，缓冲层的热膨胀系数较小，在器件受力时，缓冲层可以优先于塑封体变形，吸收塑封体的结构应力，能够实现产品内部应力的平衡，有效减缓塑封翘曲问题。
附图说明
[0017]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0018]图1为本专利技术第一实施例提供的扇出型封装结构的示意图；图2为本专利技术第二实施例提供的扇出型封装结构的示意图；图3为本专利技术第三实施例提供的扇出型封装结构的示意图；图4为本专利技术第四实施例提供的扇出型封装结构的示意图；图5至图11为本专利技术第五实施例提供的扇出型封装结构的制备方法的工艺流程图。
[0019]图标：100
‑
扇出型封装结构；110
‑
缓冲层；111
‑
容置凹槽；113
‑
定位槽；115
‑
填充通孔；117
‑
第一导电柱；120
‑
芯片；130
‑
塑封体；140
‑
第一组合布线层；141
‑
第一介质层；142
‑
第二介质层；143
‑
第三介质层；144
‑
线路层；145
‑
第二导电柱；146
‑
导电层；150
‑
第一焊球；160...

【技术保护点】

【技术特征摘要】
1.一种扇出型封装结构，其特征在于，包括：缓冲层；贴附在所述缓冲层上的芯片；包覆在所述芯片外的塑封体；设置在所述缓冲层上的第一组合布线层；以及设置在所述第一组合布线层上的第一焊球；其中，所述塑封体局部包覆在所述缓冲层上，且所述缓冲层的热膨胀系数小于所述塑封体的热膨胀系数，所述第一焊球与所述第一组合布线层电连接，所述第一组合布线层与所述芯片电连接。2.根据权利要求1所述的扇出型封装结构，其特征在于，所述缓冲层上设置有容置凹槽，所述容置凹槽的深度大于所述芯片的厚度，所述芯片贴装在所述容置凹槽内，所述塑封体至少覆盖在所述容置凹槽上，所述缓冲层的边缘延伸至外部空间，以使所述缓冲层的侧壁裸露在外。3.根据权利要求2所述的扇出型封装结构，其特征在于，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述塑封体覆盖在所述填充通孔上，以使所述塑封体和所述缓冲层交错设置。4.根据权利要求2所述的扇出型封装结构，其特征在于，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述填充通孔内填充形成有导电导热柱。5.根据权利要求4所述的扇出型封装结构，其特征在于，所述塑封体远离所述第一组合布线层的一侧还设置有第二组合布线层，所述第二组合布线层上还设置有第二焊球，所述第二焊球与所述第二组合布线层电连接，所述第二组合布线层与所述导电导热柱电连接，所述导电导热柱与所述第一组合布线层电连接。6.根据权利要求2
‑
5任一项所述的扇出型封装结构，其特征在于，所述容置凹槽的底壁上设置有贯通至所述第一组合布线层的定位槽，所述定位槽中形成有第一导电柱，所述第一组合布线层与所述第一导电柱的一端连接，所述芯片与所述第一导电柱的另一端连接，以使所述芯片和所述第一组合布线层电连接。7.根据权利要求6所述的扇出型封装结构，其特征在于，所述第一组合布线层包括第一介质层、第二介质层、第三介质层和线路层，所述第一介质层覆盖在所...

【专利技术属性】
技术研发人员：陈泽，张聪，
申请(专利权)人：甬矽半导体宁波有限公司，
类型：发明
国别省市：