半导体封装结构及其制备方法技术

本发明专利技术提供了一种半导体封装结构及其制备方法，涉及芯片封装技术领域，该半导体封装结构包括第一塑封体、第一布线组合层、第一芯片和第二塑封体，第一布线组合层设置在第一塑封体上，第一芯片贴装在第一布线组合层上，第二塑封体设置在第一布线组合层上，并包覆在第一芯片外，其中，第一塑封体和第二塑封体的材料相同，第一塑封体至少覆盖在第一布线组合层的一侧表面，以支撑第一布线组合层。相较于现有技术，本发明专利技术具备高密度集成、高密度互连和高可靠性，避免了使用载体晶圆，省去了胶膜层，避免了常规载具剥离后残留的胶膜层影响布线导电性能。并且在进行布线图案化时，由于没有胶膜层，湿法制程时也不会导致脱离，保证湿法制程可靠性。

【技术实现步骤摘要】

本专利技术涉及芯片封装，具体而言，涉及一种半导体封装结构及其制备方法。

技术介绍

1、随着半导体行业的快速发展，扇出型晶圆级封装（fan-out wafer levelpackage，fowlp）结构广泛应用于半导体行业中。常规技术一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，利用塑封体塑封进行重构晶圆，再次利用重新布线技术改变其芯片引脚端，主要优势为高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等。而扇出封装技术主要是实现多引脚输出，使得输出引脚间距更小。

2、现有的扇出型晶圆级封装技术存在晶圆翘曲问题，并且通常需要载体晶圆上胶膜粘接后制备布线层，最后进行解键合分离操作，键合分离后的胶膜层残留容易影响后续布线的导电性能。并且在进行布线图案化时，湿法制程容易导致胶膜层受到化学药剂和曝光影响而造成分解，甚至导致载体晶圆与结合的胶膜层脱离。

技术实现思路

1、本专利技术的目的包括，例如，提供了一种半导体封装结构及其制备方法，其能够利用塑封体作为支撑衬底，具备高密度集成、高密度互连和高本文档来自技高网...

【技术保护点】

1.一种半导体封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括导电柱和第二布线组合层，所述导电柱设置在所述第一布线组合层上，并与所述第一芯片相间隔，且所述导电柱与所述第一布线组合层电连接；所述第二塑封体包覆在所述导电柱外，且所述导电柱远离所述第一塑封体的一端外露于所述第二塑封体；所述第二布线组合层设置在所述第二塑封体上，并通过所述导电柱与所述第一布线组合层电连接，且所述第二布线组合层远离所述第一布线组合层的一侧设置有焊球。

3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一布线组合层包括第一介质层...

【技术特征摘要】

1.一种半导体封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括导电柱和第二布线组合层，所述导电柱设置在所述第一布线组合层上，并与所述第一芯片相间隔，且所述导电柱与所述第一布线组合层电连接；所述第二塑封体包覆在所述导电柱外，且所述导电柱远离所述第一塑封体的一端外露于所述第二塑封体；所述第二布线组合层设置在所述第二塑封体上，并通过所述导电柱与所述第一布线组合层电连接，且所述第二布线组合层远离所述第一布线组合层的一侧设置有焊球。

3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一布线组合层包括第一介质层、第一布线层、第二介质层、第二布线层、第三介质层和第一导电层，所述第一介质层设置在所述第一塑封体的表面，所述第一布线层设置在所述第一介质层中，所述第二介质层设置在所述第一介质层的表面，所述第二布线层设置在所述第二介质层中，并与所述第一布线层电连接，所述第三介质层设置在所述第二介质层的表面，所述第一导电层设置在所述第三介质层中，并外露于所述第三介质层，且所述第一导电层与所述第二布线层电连接。

4.根据权利要求3所述的半导体封装结构，其特征在于，所述导电柱设置在所述第三介质层上，并与所述第一导电层电连接。

5.根据权利要求3所述的半导体封装结构，其特征在于，所述导电柱设置在所述第一介质层上，并与所述第一布线层电连接，所述第二介质层和所述第三介质层包覆于所述导电柱靠近所述第一塑封体的端部。

6.根据权利要求2所述的半导体封装结构，其特征在于，所述第一塑封体上形成有容纳槽，所述第一布线组合层、所述导电柱、所述第一芯片以及所述第二塑封体均容置在所述容纳槽中。

7.根据权利要求...

【专利技术属性】
技术研发人员：何正鸿，曹文权，邹浩林，庞宏林，
申请(专利权)人：甬矽半导体宁波有限公司，
类型：发明
国别省市：