【技术实现步骤摘要】
本专利技术涉及芯片封装，具体而言，涉及一种基于重构晶圆的封装方法和基于重构晶圆的封装结构。
技术介绍
1、扇出型晶圆级封装（fan-out wafer level package，fowlp）结构广泛应用于半导体行业中。一般制程采用从晶圆切下单个芯片，然后封装到一个载体晶圆上，进行重构晶圆后再次进行布线工艺，同时增加输出引脚，主要优势为高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等。
2、然而，随着集成芯片数量的密集度提升，在重构晶圆塑封时容易导致晶圆翘曲，进一步使得单个封装单元的扇出封装区域内的芯片在后续掩模层进行曝光显影形成图形层时无固定的掩模层对位点，这容易导致图形层制作过程中的位置偏差，并且图形层越多，图形层的累积公差就越大，导致其产品的性能下降。
技术实现思路
1、本专利技术的目的包括，例如，提供了一种基于重构晶圆的封装方法和基于重构晶圆的封装结构，其能够在重构晶圆时的减缓翘曲现象，提升产品质量和性能。
2、本专利技术的实施例可以这样实现：
3、第一方面，本专利技术提供一种基于重构晶圆的封装方法，包括：
4、提供一重构晶圆载板，并在所述重构晶圆载板的第一预设范围内划分多个扇出贴装区域；
5、在所述扇出贴装区域贴设第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧；
6、在所述重构晶圆载板上形成塑封
7、剥离所述重构晶圆载板或研磨所述塑封层，以露出所述第一结构芯片、所述第二结构芯片和所述结构伪芯片；
8、在所述塑封层的表面形成扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接，所述结构伪芯片和所述扇出布线层电气隔离；
9、沿切割道切割所述扇出布线层和塑封层；
10、其中，所述第一结构芯片和所述第二结构芯片间隔设置，并形成第一沟槽，所述结构伪芯片同时与所述第一结构芯片和所述第二结构芯片间隔设置，并形成第二沟槽，所述第一沟槽连通至所述第二沟槽的中部，以形成t型沟槽，多个所述扇出贴装区域中的至少部分两两相对地分布在所述重构晶圆载板上，相对的两个所述扇出贴装区域中的所述第一沟槽和所述第二沟槽均对称设置，并形成工字沟槽，且相对的两个所述扇出贴装区域中的第一沟槽位于同一直线方向上。
11、在可选的实施方式中，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
12、在所述重构晶圆载板上的第二预设范围内划定多个伪芯片贴装区域，多个所述伪芯片贴装区域位于多个所述扇出贴装区域的周围；
13、在所述伪芯片贴装区域内贴装至少一个应力伪芯片；
14、其中，所述应力伪芯片与所述扇出布线层电气隔离。
15、在可选的实施方式中，在所述伪芯片贴装区域内贴装至少一个应力伪芯片的步骤，包括：
16、在所述伪芯片贴装区域内贴装第一伪芯片、第二伪芯片和第三伪芯片；
17、其中，所述第一伪芯片和所述第二伪芯片并列间隔设置，并形成第一伪结构沟槽，所述第三伪芯片设置所述第一伪芯片和所述第二伪芯片的至少一侧，且所述第三伪芯片同时与所述第一伪芯片和所述第二伪芯片间隔设置，并形成第二伪结构沟槽，所述第一伪结构沟槽连通至所述第二伪结构沟槽的中部。
18、在可选的实施方式中，每个所述伪芯片贴装区域与其中两个所述扇出贴装区域对应设置，所述第一伪结构沟槽对应于相邻的两个所述扇出贴装区域之间。
19、在可选的实施方式中，所述第一伪结构沟槽与所述切割道位于同一直线方向上。
20、在可选的实施方式中，所述第三伪芯片呈凹字型，并具有容纳让位口，所述第一伪芯片和所述第二伪芯片均位于所述容纳让位口内，以使所述第二伪结构沟槽呈n字型。
21、在可选的实施方式中，所述第二伪结构沟槽包括横向沟槽和位于所述横向沟槽两侧的纵向沟槽，所述纵向沟槽与相邻的所述扇出贴装区域中的所述第二沟槽位于同一直线方向上。
22、在可选的实施方式中，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
23、在所述重构晶圆载板上的第三预设范围内划定结构贴装区域；
24、在所述结构贴装区域内贴装至少一个结构片；
25、其中，所述结构片与所述扇出布线层电气隔离。
26、在可选的实施方式中，所述结构贴装区域位于所述重构晶圆载板的中部，以使所述结构贴装区域设置在多个所述扇出贴装区域之间，所述结构片上设置有第一延伸槽和第二延伸槽，所述第一延伸槽与相邻的所述扇出贴装区域中的第一沟槽位于同一直线方向上，所述第二延伸槽与相邻的所述扇出贴装区域中的第二沟槽位于同一直线方向上。
27、第二方面，本专利技术提供一种基于重构晶圆的封装结构，采用如前述实施方式任一项所述的基于重构晶圆的封装方法制备而成，所述基于重构晶圆的封装结构包括：
28、塑封层；
29、包覆在所述塑封层中的第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧，且所述第一结构芯片、第二结构芯片和结构伪芯片外露于所述塑封层的至少一侧表面；
30、设置在所述塑封层上的扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接，所述结构伪芯片和所述扇出布线层电气隔离。
31、本专利技术实施例的有益效果包括，例如：
32、本专利技术实施例提供的基于重构晶圆的封装方法和结构，在重构晶圆载板的第一预设范围内划分多个扇出贴装区域，然后在扇出贴装区域内贴设第一结构芯片、第二结构芯片和结构伪芯片，其中第一结构芯片和第二结构芯片并列设置，结构伪芯片位于第一结构芯片和第二结构芯片的同一侧；在贴装完芯片后，再次利用塑封工艺形成塑封盖体，该塑封层包覆在第一结构芯片、第二结构芯片和结构伪芯片外，完成晶圆重构，然后再剥离重构晶圆载板或研磨塑封层，从而露出第一结构芯片、第二结构芯片和结构伪芯片，最后在塑封层的表面形成扇出布线层后切割形成单颗产品。其中，第一结构芯片和第二结构芯片间隔设置，并形成第一沟槽，结构伪芯片同时与第一结构芯片和第二结构芯片间隔设置，并形成第二沟槽，第一沟槽连通至第二沟槽的中部，多个扇出贴装区域中的至少部分两两相对地分布在重构晶圆载板上，相对的两个扇出贴装区域中的沟槽对称设置，并形成工字沟槽，且相对的两个扇出贴装区域中的第一沟槽位于同一直线方向上，从而共同构筑成田字结构，塑封料能够在t型沟道中互相连通形成整体，大大提升了塑封层与沟槽之间的结合力，提升了塑封层的结构强度，同时配合结构伪芯片的设置，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。
本文档来自技高网...【技术保护点】
1.一种基于重构晶圆的封装方法，其特征在于，包括：
2.根据权利要求1所述的基于重构晶圆的封装方法，其特征在于，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
3.根据权利要求2所述的基于重构晶圆的封装方法，其特征在于，在所述伪芯片贴装区域内贴装至少一个应力伪芯片的步骤，包括：
4.根据权利要求3所述的基于重构晶圆的封装方法，其特征在于，每个所述伪芯片贴装区域与其中两个所述扇出贴装区域对应设置，所述第一伪结构沟槽对应于相邻的两个所述扇出贴装区域之间。
5.根据权利要求4所述的基于重构晶圆的封装方法，其特征在于，所述第一伪结构沟槽与所述切割道位于同一直线方向上。
6.根据权利要求4所述的基于重构晶圆的封装方法，其特征在于，所述第三伪芯片呈凹字型，并具有容纳让位口，所述第一伪芯片和所述第二伪芯片均位于所述容纳让位口内，以使所述第二伪结构沟槽呈n字型。
7.根据权利要求6所述的基于重构晶圆的封装方法，其特征在于，所述第二伪结构沟槽包括横向沟槽和位于所述横向沟槽两侧的纵向沟槽，所述纵向沟槽与相邻的所述扇出贴装
8.根据权利要求1所述的基于重构晶圆的封装方法，其特征在于，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
9.根据权利要求8所述的基于重构晶圆的封装方法，其特征在于，所述结构贴装区域位于所述重构晶圆载板的中部，以使所述结构贴装区域设置在多个所述扇出贴装区域之间，所述结构片上设置有第一延伸槽和第二延伸槽，所述第一延伸槽与相邻的所述扇出贴装区域中的第一沟槽位于同一直线方向上，所述第二延伸槽与相邻的所述扇出贴装区域中的第二沟槽位于同一直线方向上。
10.一种基于重构晶圆的封装结构，采用如权利要求1-9任一项所述的基于重构晶圆的封装方法制备而成，其特征在于，所述基于重构晶圆的封装结构包括：
...【技术特征摘要】
1.一种基于重构晶圆的封装方法，其特征在于，包括：
2.根据权利要求1所述的基于重构晶圆的封装方法，其特征在于，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
3.根据权利要求2所述的基于重构晶圆的封装方法，其特征在于，在所述伪芯片贴装区域内贴装至少一个应力伪芯片的步骤，包括：
4.根据权利要求3所述的基于重构晶圆的封装方法，其特征在于，每个所述伪芯片贴装区域与其中两个所述扇出贴装区域对应设置，所述第一伪结构沟槽对应于相邻的两个所述扇出贴装区域之间。
5.根据权利要求4所述的基于重构晶圆的封装方法，其特征在于，所述第一伪结构沟槽与所述切割道位于同一直线方向上。
6.根据权利要求4所述的基于重构晶圆的封装方法，其特征在于，所述第三伪芯片呈凹字型，并具有容纳让位口，所述第一伪芯片和所述第二伪芯片均位于所述容纳让位口内，以使所述第二伪结构沟槽呈n字型。
【专利技术属性】
技术研发人员：何正鸿，钟磊，李利，
申请(专利权)人：甬矽半导体宁波有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。