一种带温度采样功能的屏蔽栅器件制造技术

本发明专利技术属于半导体器件技术领域，具体涉及一种带温度采样功能的屏蔽栅器件，器件的元胞区包括多个常规元胞和多个采样元胞，通过利用所述采样元胞中多晶硅PN结二极管正向压降的负温度特性，将多晶硅PN结二极管作为温度传感器实时监测屏蔽栅器件的温度变化。由于采样元胞与常规元胞集成，能够更好监测到屏蔽栅器件的内部温度，从而在出现过温时及时检测，避免器件被烧毁。同时由于采样元胞的结构相对于常规元胞微调，因此采样元胞与常规元胞工艺兼容，采样相同工艺步骤制作完成，不会过多增加工艺难度，节约成本。节约成本。节约成本。

【技术实现步骤摘要】
一种带温度采样功能的屏蔽栅器件


[0001]本专利技术属于半导体器件
，具体涉及一种带温度采样功能的屏蔽栅器件。

技术介绍

[0002]屏蔽栅器件作为一种功率半导体器件，需要在大功率环境下使用，器件就容易过热烧毁。因此需要为屏蔽栅器件设计一种温度采样电路，实时监测功率器件的温度，并且将温度信号输出到保护电路中，控制功率器件工作，起到过温保护的作用。
[0003]现有技术下，温度采样器件往往设置于功率器件的表面，由于功率器件发热量最大的位置通常位于器件内部电场最高处，因此位于功率器件表面的温度采样器件采样温度存在一定时间延迟，容易造成保护电路启动不及时，从而导致功率器件烧毁。

技术实现思路

[0004]本专利技术要解决的技术问题在于克服现有技术中温度采样器件设置于功率器件的表面，造成温度监测延迟从而容易导致功率器件烧毁的缺陷，从而提供一种带温度采样功能的屏蔽栅器件。
[0005]一种带温度采样功能的屏蔽栅器件，所述器件的元胞区包括多个常规元胞和多个采样元胞，所述常规元胞和采样元胞包括：N型的衬底、弱N型的外延层、氧化层、P型多晶硅、N型多晶硅和P型的基体区；所述外延层位于所述衬底上方；所述氧化层的一部分位于所述外延层内部，且顶部高于所述外延层的顶部；所述基体区位于所述外延层上方的氧化层的两侧；所述P型多晶硅和N型多晶硅位于所述氧化层内部，并且所述P型多晶硅位于所述N型多晶硅上方；所述常规元胞的P型多晶硅和N型多晶硅相分离，分别形成控制栅和屏蔽栅；所述采样元胞的P型多晶硅和N型多晶硅相连接，形成多晶硅二极管，所述P型多晶硅形成所述多晶硅二极管的P区，所述N型多晶硅形成所述多晶硅二极管的N区；所述常规元胞的屏蔽栅连接源电位，控制栅连接栅电位；所述采样元胞的N型多晶硅连接源电位，P型多晶硅为采样端。
[0006]进一步的，所述采样元胞数量大于十个。
[0007]进一步的，所述常规元胞基体区上方设有源区，所述源区包括N型源区和P型源区，所述N型源区设于与所述氧化层接触一侧，所述P型源区设于另一侧且与所述N型源区连接。
[0008]进一步的，所述采样元胞基体区上方远离所述氧化层一侧设有P型掺杂区。
[0009]进一步的，还包括有保护电路，所述保护电路的输入端与所述采样端连接，所述保护电路的输出端与所述常规元胞的控制栅连接。
[0010]进一步的，所述保护电路与所述屏蔽栅器件集成在同一芯片上。
[0011]进一步的，所述采样元胞集中设置于元胞区的一个区域。
[0012]进一步的，所述采样元胞分散设置于元胞区的中心以及外侧多个区域。
[0013]本专利技术的有益效果在于：通过利用所述采样元胞中多晶硅PN结二极管正向压降的负温度特性，将多晶硅PN结二极管作为温度传感器实时监测屏蔽栅器件的温度变化。由于采样元胞与常规元胞集成，能够更好监测到屏蔽栅器件的内部温度，从而在出现过温时及时检测，避免器件被烧毁。同时由于采样元胞的结构相对于常规元胞微调，因此采样元胞与常规元胞工艺兼容，采样相同工艺步骤制作完成，不会过多增加工艺难度，节约成本。
[0014]超过十个采样元胞的设置，确保了压降信号能够被有效收集到，同时防止采样元胞设置过少，导致采样信号微弱，从而增大保护电路的设计难度。保护电路和屏蔽栅器件集成在同一芯片上，能够有效增加器件的集成度，降低制造成本，减小体积。
[0015]采样元胞可以集中设置于元胞区的一个区域，通过这种设置方式，能够简化制造工艺，从而降低生产成本；采样元胞也可以分散设置于元胞区的中心以及外侧多个区域，通过这种设置方式，能够通过采样元胞同时采样到器件元胞区各个区域的温度，从而能够及时发现器件的过温产生，启动保护电路。
附图说明
[0016]图1为本专利技术采样元胞的结构示意图；图2为本专利技术常规元胞的结构示意图；图3为本专利技术保护电路连接结构示意图；图4为本专利技术采样元胞多晶硅二极管不同温度下伏安特性曲线图；图5为本专利技术一种元胞分布方式示意图；图6为本专利技术另一种元胞分布方式示意图。
[0017]附图标记：1、衬底；2、外延层；3、氧化层；4、P型多晶硅；5、N型多晶硅；6、基体区；7、常规元胞；8、采样元胞；91、电压比较电路；92、栅驱动电路。
具体实施方式
[0018]为了使本领域的技术人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0019]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒
介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0020]实施例1参照图1以及图2所示，一种带温度采样功能的屏蔽栅器件，所述器件的元胞区包括多个常规元胞7和多个采样元胞8，所述常规元胞7和采样元胞8包括：N型的衬底1、弱N型的外延层2、氧化层3、P型多晶硅4、N型多晶硅5和P型的基体区6；所述外延层2位于所述衬底1上方；所述氧化层3的一部分位于所述外延层2内部，且顶部高于所述外延层2的顶部；所述基体区6位于所述外延层2上方的氧化层3的两侧；所述P型多晶硅4和N型多晶硅5位于所述氧化层3内部，并且所述P型多晶硅4位于所述N型多晶硅5上方；所述常规元胞7的P型多晶硅4和N型多晶硅5相分离，分别形成控制栅和屏蔽栅；所述采样元胞8的P型多晶硅4和N型多晶硅5相连接，形成多晶硅二极管，所述P型多晶硅4形成所述多晶硅二极管的P区，所述N型多晶硅5形成所述多晶硅二极管的N区；所述常规元胞7的屏蔽栅连接源电位，控制栅连接栅电位；所述采样元胞8的N型多晶硅5连接源电位，P型多晶硅4为采样端。
[0021]通过利用所述采样元胞8中多晶硅PN结二极管正向压降的负温度特性，将多晶硅PN结二极管作为温度传感器实时监测屏蔽栅器件的温度变化。由于采样元胞8与常规元胞7集成，能够更好监测到屏蔽栅器件的内部温度，从而在出现过温时及时检测，避免器件被烧毁。同时由于采样元胞8的结构相对于常规元胞7微调，因此采样元胞8与常规元胞7工艺兼容，采样相同工艺步骤制作完成，不会过多增加工艺难度，节约成本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带温度采样功能的屏蔽栅器件，其特征在于，所述器件的元胞区包括多个常规元胞（7）和多个采样元胞（8），所述常规元胞（7）和采样元胞（8）包括：N型的衬底（1）、弱N型的外延层（2）、氧化层（3）、P型多晶硅（4）、N型多晶硅（5）和P型的基体区（6）；所述外延层（2）位于所述衬底（1）上方；所述氧化层（3）的一部分位于所述外延层（2）内部，且顶部高于所述外延层（2）的顶部；所述基体区（6）位于所述外延层（2）上方的氧化层（3）的两侧；所述P型多晶硅（4）和N型多晶硅（5）位于所述氧化层（3）内部，并且所述P型多晶硅（4）位于所述N型多晶硅（5）上方；所述常规元胞（7）的P型多晶硅（4）和N型多晶硅（5）相分离，分别形成控制栅和屏蔽栅；所述采样元胞（8）的P型多晶硅（4）和N型多晶硅（5）相连接，形成多晶硅二极管，所述P型多晶硅（4）形成所述多晶硅二极管的P区，所述N型多晶硅（5）形成所述多晶硅二极管的N区；所述常规元胞（7）的屏蔽栅连接源电位，控制栅连接栅电位；所述采样元胞（8）的N型多晶硅（5）连接源电位，P型多晶硅（4）为采样端。2.根据权利要求1所述的一种带温...

【专利技术属性】
技术研发人员：李伟聪，姜春亮，雷秀芳，林泳浩，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：发明
国别省市：