一种半导体器件制造技术

本申请公开一种半导体器件，其半导体器件的器件主体部依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，器件主体部凹设有深沟槽，以分别绝缘放置控制栅电极与屏蔽栅电极；第一导电类型重掺杂区的顶层的一侧区域设置有缺口，该缺口填充为第二导电类型重掺杂区，第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且第二导电类型重掺杂区紧贴深沟槽设置，浅沟槽与第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，浅沟槽绝缘放置有控制电阻区的特性的电阻控制栅极。本申请可有效降低现有功率半导体器件的穿通击穿电压的温度系数，且结构简单、器件工作时的整体功耗较低。器件工作时的整体功耗较低。器件工作时的整体功耗较低。

【技术实现步骤摘要】
一种半导体器件


[0001]本申请涉及功率半导体
，具体涉及一种半导体器件。

技术介绍

[0002]诸如屏蔽栅沟槽半导体场效应晶体管(Shield
‑
gate trench
‑
Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，简称SGT
‑
MOSFET)等功率半导体器件工作在严苛的温度环境中，其穿通击穿电压受温度影响较大，具有较大的正温度系数(即器件的穿通击穿电压的温度会随电流增大而逐渐增大)，导致器件存在着与温度相关的不稳定性问题，这将会严重影响到这些功率半导体器件的可靠性，同时，因为功率半导体器件的穿通击穿电压的温度系数主要由器件的材料特性决定，难以通过简单的方式改善，这将使得器件面临严峻的可靠性挑战。现有技术中，常用的方法是通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿，以保证器件在使用中具有零温度系数的穿通击穿电压，但是这种搭建的外电路不仅结构复杂，而且会增大器件工作时的整体功耗。

技术实现思路

[0003]本申请实施例提供一种半导体器件，以解决现有功率半导体器件通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿存在结构复杂、增大器件工作时的整体功耗等问题的技术问题。
[0004]为实现上述目的，本申请提供一种半导体器件，包括第一导电类型衬底、器件主体部、导体漏极、导体源极、控制栅电极、屏蔽栅电极以及电阻控制栅极；
[0005]所述器件主体部的底端依次覆盖有所述第一导电类型衬底与所述导体漏极，所述器件主体部的顶端覆盖有所述导体源极；
[0006]所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，所述器件主体部的顶端凹设有一深沟槽，以分别绝缘放置所述控制栅电极与所述屏蔽栅电极；
[0007]所述第一导电类型重掺杂区的顶层的一侧区域设置有缺口，所述缺口填充为第二导电类型重掺杂区，所述第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且所述第二导电类型重掺杂区紧贴所述深沟槽设置，所述浅沟槽与所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，所述浅沟槽绝缘放置有控制所述电阻区的特性的所述电阻控制栅极。
[0008]可选地，所述第一导电类型衬底为第一导电类型重掺杂衬底，所述第一导电类型漂移区为第一导电类型轻掺杂漂移区。
[0009]可选地，所述深沟槽由上往下依次将所述第一导电类型重掺杂区均分为第一重掺杂半区与第二重掺杂半区，将所述第二导电类型轻掺杂区均分为第一轻掺杂半区与第二轻掺杂半区，及在所述第一导电类型漂移区的顶端形成一U型槽区。
[0010]可选地，所述第一重掺杂半区的顶层的一侧区域设置有一所述缺口，一所述缺口
填充为一所述第二导电类型重掺杂区，所述第一重掺杂半区的顶层的另一侧区域凹设形成一所述浅沟槽，且一所述第二导电类型重掺杂区紧贴所述深沟槽设置，一所述浅沟槽与一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成一所述电阻区，一所述浅沟槽绝缘放置有控制一所述电阻区的特性的一所述电阻控制栅极。
[0011]可选地，所述第二重掺杂半区的顶层的一侧区域设置有另一所述缺口，另一所述缺口填充为另一所述第二导电类型重掺杂区，所述第二重掺杂半区的顶层的另一侧区域凹设形成另一所述浅沟槽，且另一所述第二导电类型重掺杂区紧贴所述深沟槽设置，另一所述浅沟槽与另一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成另一所述电阻区，另一所述浅沟槽绝缘放置有控制另一所述电阻区的特性的另一所述电阻控制栅极。
[0012]可选地，所述屏蔽栅电极置于所述深沟槽的U型槽区内，且所述屏蔽栅电极与所述U型槽区的内壁之间夹设有绝缘层，使得所述屏蔽栅电极绝缘放置于所述深沟槽内。
[0013]可选地，所述控制栅电极置于所述深沟槽内，且所述控制栅电极位于所述屏蔽栅电极的上方，所述控制栅电极的底端与所述屏蔽栅电极之间、所述控制栅电极的顶端与所述导体源极之间以及所述控制栅电极的侧壁与所述深沟槽的内壁之间均夹设有所述绝缘层，使得所述控制栅电极绝缘放置于所述深沟槽内。
[0014]可选地，所述控制栅电极的底端延伸至所述U型槽区内。
[0015]可选地，所述控制栅电极的顶端高于所述第二导电类型轻掺杂区的顶端。
[0016]可选地，所述电阻控制栅极与邻近的所述浅沟槽的内壁以及邻近的所述导体源极之间均夹设有绝缘介质层。
[0017]可选地，第一导电类型为P型，第二导电类型为N型；或，第一导电类型为N型，第二导电类型为P型。
[0018]在本申请中，其提供的半导体器件反向耐压时的电极的连接方式为电阻控制栅极根据应用接正电位，控制栅电极、屏蔽栅电极和导体源极短接且接零电位，导体漏极接负电位。由于控制栅电极为零偏压时，第二导电类型轻掺杂区中没有反型层沟道，多子空穴的导电通路被夹断。增大导体漏极上的反向电压时，耗尽层边界将向第一导电类型漂移区以及第二导电类型轻掺杂区两侧同时扩展以承受反向电压，直到第二导电类型轻掺杂区内的耗尽区边界到达第二导电类型轻掺杂区与第一导电类型重掺杂区的交界面附近时，器件发生穿通击穿。此时，由于电阻区的引入，当本半导体器件反向耐压时，第二导电类型重掺杂区与第一导电类型重掺杂区之间的内建势，随温度升高而减小，使得第二导电类型重掺杂区与第一导电类型重掺杂区之间形成的PN结产生的耗尽区减小，而电阻控制栅极可接零电位、正电位或负电位，以调整电阻区内耗尽区宽度，精确控制电阻区的阻值(使得电阻区的阻值尽可能减小)，进而控制电阻区对SGT
‑
MOSFET的穿通击穿电压温度系数的补偿程度，最终使得本半导体器件的穿通击穿电压温度系数极小，即使得本半导体器件无需搭建外电路便可使得其穿通击穿电压的温度系数得以降低，穿通击穿电压随温度变化基本不变，进而使得本半导体器件的结构得以简化，器件工作时的整体功耗得以降低。可见，本申请可以在SGT
‑
MOSFET结构的基础上，有效降低现有功率半导体器件的穿通击穿电压的温度系数，以增大诸如SGT
‑
MOSFET等功率半导体器件在应用中的可靠性，且结构简单、器件工作时的整体功耗较低。
附图说明
[0019]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。
[0020]图1是本申请实施例提供的半导体器件的结构示意图。
[0021]图2是在300K、350K、400K的温度下，传统的SGT
‑
MOSFET器件的穿通击穿电压随温度变化的仿真曲线图。
[0022]图3是在300K、350K、400K的温度下，图1所示半导体器件的穿通击穿电压随温度变化的仿真曲线图。
具体实施方式
[0023]下面结合附图，对本申请实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括第一导电类型衬底、器件主体部、导体漏极、导体源极、控制栅电极、屏蔽栅电极以及电阻控制栅极；所述器件主体部的底端依次覆盖有所述第一导电类型衬底与所述导体漏极，所述器件主体部的顶端覆盖有所述导体源极；所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，所述器件主体部的顶端凹设有一深沟槽，以分别绝缘放置所述控制栅电极与所述屏蔽栅电极；所述第一导电类型重掺杂区的顶层的一侧区域设置有缺口，所述缺口填充为第二导电类型重掺杂区，所述第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且所述第二导电类型重掺杂区紧贴所述深沟槽设置，所述浅沟槽与所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，所述浅沟槽绝缘放置有控制所述电阻区的特性的所述电阻控制栅极。2.根据权利要求1所述的半导体器件，其特征在于，所述第一导电类型衬底为第一导电类型重掺杂衬底，所述第一导电类型漂移区为第一导电类型轻掺杂漂移区。3.根据权利要求1所述的半导体器件，其特征在于，所述深沟槽由上往下依次将所述第一导电类型重掺杂区均分为第一重掺杂半区与第二重掺杂半区，将所述第二导电类型轻掺杂区均分为第一轻掺杂半区与第二轻掺杂半区，及在所述第一导电类型漂移区的顶端形成一U型槽区。4.根据权利要求3所述的半导体器件，其特征在于，所述第一重掺杂半区的顶层的一侧区域设置有一所述缺口，一所述缺口填充为一所述第二导电类型重掺杂区，所述第一重掺杂半区的顶层的另一侧区域凹设形成一所述浅沟槽，且一所述第二导电类型重掺杂区紧贴所述深沟槽设置，一所述浅沟槽与一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成一所述电阻区，一所述浅沟槽绝缘放置有控制...

【专利技术属性】
技术研发人员：姜春亮，李伟聪，雷秀芳，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：新型
国别省市：