一种具有导通压降自钳位的半导体器件及其制备方法技术

本发明专利技术属于功率半导体器件技术领域，具体涉及一种具有导通压降自钳位的半导体器件及其制备方法；本发明专利技术相比传统快恢复二极管结构，集成可自钳位压降的齐纳二极管结构，通过在沟槽内上部纵向交替设置第一N型多晶硅和第一P型多晶硅，下部横向交替设置第二N型多晶硅和第二P型多晶硅，使器件集成反向并联的齐纳二极管，在产生较大浪涌电流时利用其齐纳击穿特性能够钳位导通压降，从而避免器件损坏；通过在体区和P型重掺杂区之间设置倒“T”型的沟槽，能够在动态反向恢复过程中将结深较浅的P型重掺杂区屏蔽起来，从而有效保护P型重掺杂区，增大了器件的反向偏置安全工作区（RBSOA）。增大了器件的反向偏置安全工作区（RBSOA）。增大了器件的反向偏置安全工作区（RBSOA）。

【技术实现步骤摘要】
一种具有导通压降自钳位的半导体器件及其制备方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种具有导通压降自钳位的半导体器件及其制备方法。

技术介绍

[0002]快恢复二极管传统的传统平面结构，如图2所示，工艺制造先后形成P型轻掺杂的体区（Pbody）和P型重掺杂区（PSD），并结合Pt掺杂或电子辐照控制少子寿命，从而实现预期的导通压降以及反向恢复损耗；传统的CIC结构通过减小体区的面积，并且在相互分离的体区之间形成部分PSD区，实现动态优化从而提高软度并减小损耗，但是这种结构会引起器件的RBSOA（逆向偏压安全工作区）降低，导致器件安全工作区缩小，并且在高压多倍电流下关断时会更明显；传统的MPS结构通过引入肖特基区域，在较小电流密度下导通压降比传统PiN结构更低，并且能够降低动态损耗和提高软度，但是受限于肖特基区域在反向偏置下漏电流较高，因此器件可靠性不足。

技术实现思路

[0003]本专利技术要解决的技术问题在于克服现有技术中快恢复二极管传统平面结构软度较低并且损耗较高，而传统CIC结构安全工作区较小，传统M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有导通压降自钳位的半导体器件，其特征在于，包括：阳极金属（1）、P型轻掺杂的体区（2）、P型重掺杂区（3）、SiO2的介质层（4）、沟槽（5）、第一N型掺杂多晶硅（6a）、第一P型掺杂多晶硅（6b）、第二N型掺杂多晶硅（6c）、第二P型掺杂多晶硅（6d）、N型轻掺杂的漂移区（7）、N型重掺杂的衬底（8）和阴极金属（9）；所述衬底（8）位于所述阴极金属（9）上方；所述漂移区（7）位于所述衬底（8）上方；所述体区（2）位于所述漂移区（7）上方两侧；两个所述沟槽（5）分别位于两侧所述体区（2）的内侧，并且上部纵向交替设有第一N型多晶硅和第一P型多晶硅，下部横向交替设有第二N型多晶硅和第二P型多晶硅，并形成倒“T”型结构；所述介质层（4）覆盖所述沟槽（5）的侧壁，并且在所述沟槽（5）下部的左右两侧开口，与体区（2）靠近的一侧开口处第二P型多晶硅与所述体区（2）和所述漂移区（7）接触，另一侧与所述漂移区（7）接触；所述P型重掺杂区（3）位于所述两个所述沟槽（5）之间区域的顶部；所述阳极金属（1）位于器件顶部，并与所述P型重掺杂区（3）、所述介质层（4）、所述第一N型掺杂多晶硅（6a）以及所述P型重掺杂区（3）接触。2.根据权利要求1所述的一种具有导通压降自钳位的半导体器件，其特征在于，所述第一N型掺杂多晶硅（6a）和第一P型掺杂多晶硅（6b）数量均为三个，所述第二N型掺杂多晶硅（6c）数量为一个，并在左右两侧分别设置一个第二P型掺杂多晶硅（6d）。3.根据权利要求1所述的一种具有导通压降自钳位的半导体器件，其特征在于，第一N型...

【专利技术属性】
技术研发人员：李伟聪，伍济，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：发明
国别省市：