深圳市威兆半导体有限公司专利技术

深圳市威兆半导体有限公司共有52项专利

  • 本发明属于功率半导体器件技术领域,具体涉及一种具有导通压降自钳位的半导体器件及其制备方法;本发明相比传统快恢复二极管结构,集成可自钳位压降的齐纳二极管结构,通过在沟槽内上部纵向交替设置第一N型多晶硅和第一P型多晶硅,下部横向交替设置第二...
  • 一种双沟道MOSFET器件及其制造方法,器件包括至少一个元胞,元胞包括:漏区、第一漂移区、第二漂移区、横向沟槽栅、体区、源区、竖向沟槽栅以及源极电极。第二漂移区位于第一漂移区的上方,横向沟槽栅位于第二漂移区中,横向沟槽栅包括横向栅极以及...
  • 本发明属于半导体器件技术领域,具体涉及一种改善短路特性的碳化硅MOS器件,通过掺杂薄层的设置,当栅压大于阈值电压时,掺杂薄层内形成导电沟道,由于沟道远离阱区与栅氧化层接触面,不受到界面散射,沟道载流子迁移率增加,使器件具有更低的导通电阻...
  • 本发明涉及一种超结MOSFET器件的仿真方法及仿真模型结构,仿真方法包括:构建电路模型,电路模型包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型Ⅰ、第一电阻模型Ⅱ和第二电阻模型;MOSFET模型漏极与JFET模型源极连接;...
  • 本发明属于半导体器件技术领域,具体涉及一种带温度采样功能的屏蔽栅器件,器件的元胞区包括多个常规元胞和多个采样元胞,通过利用所述采样元胞中多晶硅PN结二极管正向压降的负温度特性,将多晶硅PN结二极管作为温度传感器实时监测屏蔽栅器件的温度变...
  • 一种IGBT器件及其制造方法,制造方法包括:在基底的漂移区上方形成平面栅结构;在漂移区上形成基区以及体区;在基区上形成发射区,在体区上形成控制栅区;形成覆盖平面栅结构以及漂移区的介质层;形成贯穿介质层的第一电极、控制电极以及采样电极;第...
  • 本申请公开一种半导体器件,其半导体器件的器件主体部依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区,器件主体部凹设有深沟槽,以分别绝缘放置控制栅电极与屏蔽栅电极;第一导电类型重掺杂区的顶层的一侧区域设置有缺口,...
  • 一种半导体器件、终端结构及其制造方法,终端结构,包括基底、主结和至少一个场限环;基底包括衬底以及漂移区;场限环的第一掺杂区形成在漂移区上;主结形成在漂移区上,主结包括第二掺杂区;主结上形成有增强环,增强环包括多晶硅结构以及位于多晶硅结构...
  • 本申请公开了一种屏蔽栅MOSFET,屏蔽栅MOSFET包括第一导电类型的漂移区、位于漂移区的顶部的沟槽以及位于沟槽的两侧的第二导电类型的体区;沟槽内设有栅极和屏蔽栅,栅极位于屏蔽栅的上方,体区的顶部靠近栅极的一侧设有第一导电类型的第一掺...
  • 本申请涉及屏蔽栅MOSFET器件和芯片,该屏蔽栅MOSFET器件中的元胞结构体包括第一导电类型漂移区,第一导电类型漂移区的第一上表面设置屏蔽栅,屏蔽栅的上方设置控制栅,第一导电类型漂移区和控制栅各自与屏蔽栅之间设置第一隔离层,第一导电类...
  • 本申请公开了一种半导体器件,属于功率半导体技术领域,其器件主体部的底端依次覆盖有第一导电类型衬底与导体漏极,器件主体部的顶端覆盖有导体源极;器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区,器...
  • 一种IGBT器件及其制造方法,IGBT器件包括至少一个元胞,元胞包括第一电极、第二电极以及位于第一电极和第二电极之间的半导体单元,半导体单元包括:基区、源区、漂移区以及集电区,源区和基区之间形成第一PN结,还包括沟槽栅结构以及PN结结构...
  • 本发明公开了屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法,属于半导体领域。一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层上的上窄下宽的沟槽,所述沟槽内多次垫积氧化层和多晶硅形成包裹有氧化层的两个屏蔽栅极;本发明在维持...
  • 本发明提供一种基于SGT
  • 本发明提供一种集成式电压采样的SGT
  • 本申请公开一种超结MOSFET终端,包括N+型衬底及设于所述N+型衬底上表面的N
  • 本申请公开一种超结功率MOSFET,在MOSFET的截面上,其包括:半导体衬底,半导体衬底具有相对设置的第一主表面和第二主表面;设于第一主表面上的漏极;设于第二主表面上的第一导电类型区,第一导电类型区包括n个第二导电类型区和n个沟槽,n...
  • 本申请公开一种半导体纵向器件及其生产方法,其半导体纵向器件的器件主体部依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区,器件主体部凹设有深沟槽,以分别绝缘放置控制栅电极与屏蔽栅电极;第一导电类型重掺杂区的顶层的...
  • 本申请公开了一种半导体纵向器件及其生产方法,其半导体纵向器件的器件主体部的底端依次覆盖有第一导电类型衬底与金属化漏极,器件主体部的顶端覆盖有金属化源极;器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类...
  • 本申请公开了一种屏蔽栅MOSFET及制作方法,屏蔽栅MOSFET包括第一导电类型的漂移区、位于漂移区的顶部的沟槽以及位于沟槽的两侧的第二导电类型的体区;沟槽内设有栅极和屏蔽栅,栅极位于屏蔽栅的上方,体区的顶部靠近栅极的一侧设有第一导电类...