本实用新型公开一种抗dv/dt的SGT器件，包括：第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽、第一介质层、位于沟槽底部的第一导电类型的轻掺杂体区、位于第一介质层外围的第一导...

本发明公开一种NPN三明治栅结构的沟槽MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区的上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly...

本发明公开一种集成NPN穿通三极管的屏蔽栅MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区的内部上层设有P型基区，P型基区的内部上表面设有紧邻接触的N型重掺杂区及...

本发明公开一种具有均匀掺杂沟道的屏蔽栅MOSFET器件及加工工艺，在现有屏蔽栅MOSFET器件基础上，以槽刻蚀加重掺杂多晶硅填充的方式形成重掺杂第一导电类型多晶硅柱区，再通过快速热退火的形式形成第一导电类型体区，通过优化第一导电类型体区...

本发明公开一种具有双向ESD保护能力的SGT MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+P...

本发明公开一种抗EMI的SGT器件，包括第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽栅结构、位于第一导电类型的外延层侧面上方的沟槽源结构、位于沟槽源结构与第一导电类型的外延层...

本发明公开一种抗dv/dt的SGT器件，包括：第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽、第一介质层、位于沟槽底部的第一导电类型的轻掺杂体区、位于第一介质层外围的第一导电类...

本发明公开一种MOSFET器件的制造方法及MOSFET器件，其中，该方法包括如下步骤：在外延片上垫基一定厚度的硬质掩膜层，并挖出沟槽；沟槽内表面和外延片上表面生成连续的栅氧化层；在沟槽内填充多晶硅后回刻蚀；对外延片做P型注入，并在多晶硅...

本发明提供了一种纵向多重PN结的VDMOS分压环的设计方法，包括以下工艺流程：N型衬底片准备；Zero光刻、刻蚀形成光刻标记；BP光刻、BP注入，注入硼，去胶后做BP高温推阱，形成深BP阱；薄N型EPI生长；NW高能普注，注入磷；Pw光...

本发明公开了一种肖特基二极管设计和制作方法，所述设计和制作方法如下：Hardmask生长、Trench光刻与刻蚀，Hardmask剥除、GOX氧化层生长、Poly沉积，Poly回刻，介质层(ILD)沉积，Contact光刻刻蚀，金属Al...

本发明公开了一种DMOS截止环的设计方法，所述设计方法如下：P‑Well光刻、注入，氧化层沉积，Contact光刻、刻蚀，Metal沉积，Metal光刻、刻蚀，本发明结构科学合理，使用安全方便，与传统的截止环设计是在器件的最边缘设计预留...

本实用新型涉及半导体技术领域，尤其涉及一种肖特基二极管。本实用新型的一种肖特基二极管，包括：钛镍银复合层、中间层、外延层、多晶硅层、氧化层、层间绝缘层、钛层以及金属层；外延层上设置有多个凹槽，氧化层设置于凹槽的内表面；氧化层截面呈U形，...