一种肖特基二极管设计和制作方法技术

本发明专利技术公开了一种肖特基二极管设计和制作方法，所述设计和制作方法如下：Hardmask生长、Trench光刻与刻蚀，Hardmask剥除、GOX氧化层生长、Poly沉积，Poly回刻，介质层(ILD)沉积，Contact光刻刻蚀，金属Al沉积、金属Al刻蚀，背面减薄、背面电极金属Ti/Ni/Ag淀积，本发明专利技术结构科学合理，使用安全方便，对比传统型沟槽肖特基的设计，本发明专利技术形成肖特基势垒的金属与Si衬底接触面积增大，VF与芯片面积直接相关，由于同一条上的两条沟槽间距要小，本设计验证纵向沟槽采用小于等于1.5um间距，两个沟槽之间的电场夹止能力更好，反向漏电会更小，从而在同样的制作工艺基础上获得更优良的器件性能。

A design and fabrication method of Schottky diode

The invention discloses a design and fabrication method of Schottky diode. The design and fabrication methods are as follows: Hardmask growth, Trench lithography and etching, Hardmask stripping, GOX oxide growth, poly deposition, poly etching, dielectric layer (ILD) deposition, Contact lithography, metal Al deposition, metal Al etching, back surface thinning. The back electrode metal Ti/Ni/Ag deposition, the structure of the invention is scientific and reasonable, safe and convenient to use, compared with the traditional groove Schottky design, the metal forming Schottky barrier and Si substrate contact area increases, VF and chip area is directly related, because the same two grooves on the gap is small, the design verification Longitudinal grooves with spacing less than or equal to 1.5 um, the electric field between the two grooves clamping ability is better, reverse leakage will be smaller, so as to obtain better device performance on the basis of the same fabrication process.

【技术实现步骤摘要】
一种肖特基二极管设计和制作方法
本专利技术属于半导体
，具体涉及一种肖特基二极管设计和制作方法。
技术介绍
肖特基二极管是高频电路中必不可少的配套器件，大量应用于稳压器、整流器、逆变器、UPS等电路中。然而现有的肖特基二极管设计和制作的过程中仍然存在着一些不合理的因素，现有的沟槽型肖特基二极管设计和制造过程中，通常采用条形沟槽填充氧化层、多晶硅Poly来形成夹止电场，将两个相邻沟槽的间距增大，增大了反向漏电流的发生几率，为了使得同样的沟槽间距，获得更大的金属与Si衬底的肖特基势垒接触面积，VF更低，采用更小的间距时，获得更小的反向漏电流，本专利技术提供一种肖特基二极管设计和制作方法。
技术实现思路
本专利技术的目的在于提供一种肖特基二极管设计和制作方法，以解决上述
技术介绍
中提出的现有的肖特基二极管设计和制作的过程中仍然存在着一些不合理的因素，现有的沟槽型肖特基二极管设计和制造过程中，通常采用条形沟槽填充氧化层、多晶硅Poly来形成夹止电场，将两个相邻沟槽的间距增大，增大了反向漏电流的发生几率的问题。为实现上述目的，本专利技术提供如下技术方案：一种肖特基二极管设计和制作方法，所述设计和制作方法如下：步骤一：Hardmask生长、Trench光刻与刻蚀，Hardmask运用到沟槽肖特基中，采用纵向刻蚀间距；步骤二：Hardmask剥除、GOX氧化层生长、Poly沉积，将Hardmask剥除，填充GOX氧化层并使其在沟槽内生长，Poly在GOX氧化层表面沉积；步骤三：Poly回刻，将步骤二所述沉积的Poly进行回刻；步骤四：介质层(ILD)沉积，介质层(ILD)沉积在GOX氧化层表面以及Poly表面；步骤五：Contact光刻刻蚀，势垒金属Ti沉积，Contact光刻刻蚀使得势垒金属Ti沉积在介质层(ILD)的表面；步骤六：金属Al沉积、金属Al刻蚀，金属Al沉积沉积在势垒金属Ti的表面并对其刻蚀；步骤七：背面减薄、背面电极金属Ti/Ni/Ag淀积。优选的，所述纵向沟槽间距采用≦1.5um。优选的，所述验证时可在SPICE仿真模型中。优选的，所述沉积时温度≦75℃。优选的，所述刻蚀速率保持在7-9nm/s。与现有技术相比，本专利技术的有益效果是：本专利技术结构科学合理，使用安全方便，对比传统型沟槽肖特基的设计，本专利技术形成肖特基势垒的金属与Si衬底接触面积增大，VF与芯片面积直接相关，由于同一条上的两条沟槽间距要小，本设计验证纵向沟槽采用小于等于1.5um间距，两个沟槽之间的电场夹止能力更好，反向漏电会更小，从而在同样的制作工艺基础上获得更优良的器件性能。附图说明图1为传统型沟槽型肖特基沟槽刻蚀区的设计图；图2为本专利技术沟槽型肖特基沟槽刻蚀区的设计图；图3-9为本专利技术的肖特基二极管设计和制作流程图；具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-9，一种肖特基二极管设计和制作方法，包括如下步骤：步骤一：Hardmask生长、Trench光刻与刻蚀，Hardmask运用到沟槽肖特基中，采用纵向刻蚀间距，沟槽间距采用≦1.5um；步骤二：Hardmask剥除、GOX氧化层生长、Poly沉积，将Hardmask剥除，填充GOX氧化层并使其在沟槽内生长，Poly在GOX氧化层表面沉积；步骤三：Poly回刻，将步骤二所述沉积的Poly进行回刻；步骤四：介质层(ILD)沉积，介质层(ILD)沉积在GOX氧化层表面以及Poly表面；步骤五：Contact光刻刻蚀，势垒金属Ti沉积，Contact光刻刻蚀使得势垒金属Ti沉积在介质层(ILD)的表面；步骤六：金属Al沉积、金属Al刻蚀，金属Al沉积沉积在势垒金属Ti的表面并对其刻蚀；步骤七：背面减薄、背面电极金属Ti/Ni/Ag淀积。尽管已经示出和描述了本专利技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本专利技术的范围由所附权利要求及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种肖特基二极管设计和制作方法，其特征在于：所述设计和制作方法如下：步骤一：Hardmask生长、Trench光刻与刻蚀，Hardmask运用到沟槽肖特基中，采用纵向刻蚀间距；步骤二：Hardmask剥除、GOX氧化层生长、Poly沉积，将Hardmask剥除，填充GOX氧化层并使其在沟槽内生长，Poly在GOX氧化层表面沉积；步骤三：Poly回刻，将步骤二所述沉积的Poly进行回刻；步骤四：介质层(ILD)沉积，介质层(ILD)沉积在GOX氧化层表面以及Poly表面；步骤五：Contact光刻刻蚀，势垒金属Ti沉积，Contact光刻刻蚀使得势垒金属Ti沉积在介质层(ILD)的表面；步骤六：金属Al沉积、金属Al刻蚀，金属Al沉积沉积在势垒金属Ti的表面并对其刻蚀；步骤七：背面减薄、背面电极金属Ti/Ni/Ag淀积。

【技术特征摘要】
1.一种肖特基二极管设计和制作方法，其特征在于：所述设计和制作方法如下：步骤一：Hardmask生长、Trench光刻与刻蚀，Hardmask运用到沟槽肖特基中，采用纵向刻蚀间距；步骤二：Hardmask剥除、GOX氧化层生长、Poly沉积，将Hardmask剥除，填充GOX氧化层并使其在沟槽内生长，Poly在GOX氧化层表面沉积；步骤三：Poly回刻，将步骤二所述沉积的Poly进行回刻；步骤四：介质层(ILD)沉积，介质层(ILD)沉积在GOX氧化层表面以及Poly表面；步骤五：Contact光刻刻蚀，势垒金属Ti沉积，Contact光刻刻蚀使得势垒金属Ti...

【专利技术属性】
技术研发人员：姜春亮，李伟，李伟聪，雷秀芳，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：发明
国别省市：广东,44