一种抗EMI的SGT器件制造技术

本发明专利技术公开一种抗EMI的SGT器件，包括第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽栅结构、位于第一导电类型的外延层侧面上方的沟槽源结构、位于沟槽源结构与第一导电类型的外延层之间的第一介质层及第一导电类型的重掺杂体区，以及位于沟槽栅结构的上方的第二介质层；所述沟槽栅结构包括栅极沟槽，以及位于栅极沟槽内的屏蔽栅极与多晶硅栅极；所述沟槽源结构包括源极沟槽，以及位于源极沟槽内的源极金属。本发明专利技术增大SGT源漏电容Cds，减少开关震荡，从而减少器件的电压震荡dv/dt失效可能性和EMI噪声。

【技术实现步骤摘要】
一种抗EMI的SGT器件
本专利技术涉及半导体器件
，尤其涉及一种抗EMI的SGT器件。
技术介绍
屏蔽栅MOSFET(ShieldedGateTrenchMOSFET，缩写SGT-MOSFET)功率器件在现有技术中已得到广泛的应用。同时，MOSFET(金属氧化物半导体场效应晶体管)由于其输入电阻大、易于驱动、控制简单、频率特性高的优点，广泛应用于开关电源、汽车电子、马达驱动等各种领域。当其作为控制能量流通与转换的功率开关管时，工作在快速开关转换状态，面对很高的漏极和源极之间的电压震荡dv/dt和电流震荡di/dt，一方面高的电压震荡dv/dt叠加在器件上，容易造成寄生三极管开启，导致器件失效；另一方面高的电压震荡dv/dt叠加在开关系统中，造成极大的电磁干扰，从而对周围的元器件和设备产生严重的电磁污染。现有的SGT-MOSFET是将屏蔽栅极与源极电位相连，通过降低器件的米勒电容Cgd来提高开关速度，减少开关损耗，这就不可避免地导致了更大的电压震荡dv/dt和电流震荡di/dt，从而增加器件的电压震荡dv/dt失效可能性和EMI噪本文档来自技高网...

【技术保护点】
1.一种抗EMI的SGT器件，其特征在于，包括/n第一导电类型的衬底；/n第一导电类型的外延层，位于第一导电类型的衬底的上表面；/n沟槽栅结构，位于第一导电类型的外延层内，且沿第一导电类型的外延层的厚度方向延伸；/n所述沟槽栅结构包括栅极沟槽，以及位于栅极沟槽内的屏蔽栅极与多晶硅栅极；/n沟槽源结构，位于第一导电类型的外延层侧面上方，且沿第一导电类型的外延层的厚度方向延伸；/n所述沟槽源结构包括源极沟槽，以及位于源极沟槽内的源极金属；/n第一介质层，位于源极沟槽与第一导电类型的外延层之间，且第一介质层与第一导电类型的外延层之间还设有第一导电类型的重掺杂体区；/n第二介质层，位于沟槽栅结构的上表...

【技术特征摘要】
1.一种抗EMI的SGT器件，其特征在于，包括
第一导电类型的衬底；
第一导电类型的外延层，位于第一导电类型的衬底的上表面；
沟槽栅结构，位于第一导电类型的外延层内，且沿第一导电类型的外延层的厚度方向延伸；
所述沟槽栅结构包括栅极沟槽，以及位于栅极沟槽内的屏蔽栅极与多晶硅栅极；
沟槽源结构，位于第一导电类型的外延层侧面上方，且沿第一导电类型的外延层的厚度方向延伸；
所述沟槽源结构包括源极沟槽，以及位于源极沟槽内的源极金属；
第一介质层，位于源极沟槽与第一导电类型的外延层之间，且第一介质层与第一导电类型的外延层之间还设有第一导电类型的重掺杂体区；
第二介质层，位于沟槽栅结构的上表面，且沿垂直于第一导电类型的外延层的厚度方向延伸至与源极沟槽的侧壁相接触。


2.根据权利要求1所述的抗EMI的SGT器件，其特...

【专利技术属性】
技术研发人员：郭乔，林泳浩，李伟聪，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：发明
国别省市：广东;44