存储单元、包括存储单元的半导体器件及其制造方法技术

提供一种存储单元、包括存储单元的半导体器件及其制造方法。存储单元包括一对金属层、绝缘层、存储层、选择器层及字线。一对金属层在第一方向上延伸。一对金属层中的第一金属层被设置成与一对金属层中的第二金属层接触。第一金属层包含第一材料。第二金属层包含第二材料。第二金属层相对于第一金属层沿着与第一方向垂直的第二方向在侧向上突出。绝缘层在第一方向上延伸且设置在一对金属层的顶部上。存储层共形地覆盖一对金属层的侧边。选择器层设置在存储层上。字线在一对金属层之上在选择器层上沿着第二方向延伸。上沿着第二方向延伸。上沿着第二方向延伸。

【技术实现步骤摘要】
存储单元、包括存储单元的半导体器件及其制造方法


[0001]本专利技术实施例是有关于一种存储单元、包括存储单元的半导体器件及其制造方法。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)行业已经历快速增长。IC材料及设计的技术进步已产生几代IC，其中每一代具有比前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积的内连器件的数目)一般会增大，同时几何尺寸(即，可使用制作工艺形成的最小组件或线)已减小。此种按比例缩小工艺一般通过提高生产效率及降低相关联成本来提供益处。

技术实现思路

[0003]本专利技术实施例提供一种存储单元，其包括一对金属层、绝缘层、存储层、选择器层及字线。一对金属层在第一方向上延伸。一对金属层中的第一金属层被设置成与一对金属层中的第二金属层接触。第一金属层包含第一材料。第二金属层包含第二材料。第二金属层相对于第一金属层沿着与第一方向垂直的第二方向在侧向上突出。绝缘层在第一方向上延伸且设置在一对金属层的顶部上。存储层共形地覆盖一对金属层的侧边。选择器层设置在存储层上。字线在一对金属层之上在选择器层上沿着第二方向延伸。
[0004]本专利技术实施例提供一种半导体器件，其包括：衬底、存储器阵列以及至少一条字线。存储器阵列设置在衬底之上，且包括至少一个膜堆叠、存储层以及选择器层。至少一个膜堆叠设置在衬底之上，其中至少一个膜堆叠包括交替排列的导电层与绝缘层，每一导电层包含彼此直接接触的第一材料与第二材料，且第二材料的电阻率值低于第一材料的电阻率值。存储层设置在衬底之上且覆盖至少一个膜堆叠的侧壁及顶部。选择器层设置在存储层上。至少一条字线设置在选择器层上且相对于至少一个膜堆叠在横向上延伸。
[0005]本专利技术实施例提供一种半导体器件的制造方法，其包括：沉积具有第一电阻率的第一金属材料；沉积第二金属材料，第二金属材料具有比第一电阻率更高的第二电阻率，第二金属材料被沉积成与第一金属材料直接接触；在第二金属材料之上沉积绝缘材料；将第一金属材料、第二金属材料及绝缘材料图案化，使得第二金属材料相对于第一金属材料的侧边缘及绝缘材料的侧边缘凹入；在经图案化的第一金属材料、第二金属材料及绝缘材料之上共形地沉积存储材料；在存储材料之上共形地沉积选择器材料；以及在选择器材料之上沉积第三金属材料。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1是根据本公开一些实施例的半导体器件的示意性剖视图。
[0008]图2及图3是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性剖视图。
[0009]图4是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性透视图。
[0010]图5A到图13A是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性透视图。
[0011]图5B到图13B是图5A到图13A中所示的对应的结构的示意性剖视图。
[0012]图14到图19是根据本公开一些实施例的在半导体器件的制造工艺期间形成的结构的示意性剖视图。
[0013]图20到图24是根据本公开一些实施例的存储器阵列的示意性剖视图。
具体实施方式
[0014]以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0015]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0016]图1示出根据本公开一些实施例的半导体器件SD10的剖视图。图1所示结构是在XZ平面中截取的，其中方向X、Y及Z界定一组正交笛卡尔坐标(orthogonal Cartesian coordinates)。在一些实施例中，半导体器件SD10包括半导体衬底100。在一些实施例中，半导体衬底100包含一种或多种半导体材料，所述一种或多种半导体材料可为元素半导体材料、化合物半导体材料或半导体合金。举例来说，元素半导体可包括Si或Ge。化合物半导体材料及半导体合金可分别包括SiGe、SiC、SiGeC、III
‑
V族半导体或II
‑
VI族半导体。在一些实施例中，半导体衬底100可为绝缘体上半导体(semiconductor
‑
on
‑
insulator)，包括设置在一对半导体层之间的至少一个介电材料层(例如，氧化物层)。半导体衬底100可包括已适当地掺杂有期望导电性的杂质(例如，p型掺杂剂或n型掺杂剂)的各种区。
[0017]在一些实施例中，集成电路的器件形成在半导体衬底100中及半导体衬底100上。举例来说，在半导体衬底100中和/或半导体衬底100上可形成有晶体管。晶体管可为n型场效晶体管NFET和/或p型场效晶体管PFET。在一些实施例中，晶体管形成在形成于半导体衬底100上的鳍110之上。晶体管可通过形成在半导体衬底100中的隔离结构120彼此隔开。举
例来说，隔离结构120可为浅沟槽隔离结构。晶体管可包括设置在鳍110之上的栅极结构130及在半导体衬底100中设置在鳍110侧边的源极/漏极区140，源极/漏极区140位于栅极结构130的相对侧处。在半导体衬底100之上设置有介电层150，介电层150覆盖晶体管。源极/漏极接触件160延伸穿过介电层150以接触源极/漏极区140。应注意，尽管图1中的晶体管已被阐述为鳍型场效晶体管(fin
‑
type field effect transistor，FIN FET)，然而本公开并不仅限于此，且在本公开的范围内也预期存在其他类型的晶体管(例如，环绕式栅极(gate
‑
all
‑
around，GAA)晶体管、平面晶体管等)。相似地，除晶体管之外的器件(例如，电感器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，包括：一对金属层，在第一方向上延伸，其中所述一对金属层中的第一金属层被设置成与所述一对金属层中的第二金属层接触，所述第一金属层包含第一材料，所述第二金属层包含第二材料，且所述第二金属层相对于所述第一金属层沿着与所述第一方向...

【专利技术属性】
技术研发人员：张开泰，李东颖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：