具有相变存储单元的半导体器件、使用它的电子系统和其制造方法技术方案

在一个实施例中，相变存储器件具有防止存储单元污染或氧化的氧化阻挡层及其制造方法。在一个实施例中，半导体存储器件包括覆盖在半导体衬底上的压模层。该压模层具有从其顶表面垂直扩展的突起部分。该器件进一步包括邻近突起部分的相变图案和电气连接至相变图案的下电极。

【技术实现步骤摘要】
专利技术
技术介绍
领域本专利技术涉及一种半导体存储器件及其制造方法，具体涉及一种相变存储器件和其制造方法。
技术介绍
已知用于电子存储器应用的相变材料的使用，并在例如美国专利No.6,147,395和美国专利No.6,337,266中公开。就相变存储器而言，存储器的两种状态取决于存储单元中的电流阻抗。相变材料典型地具有非晶相和晶相，分别具有固有的高和低电阻抗。非晶相存在于相对较高的温度下，晶相存在于相对低的温度下。相变存储器运行于存储单元状态(例如“接通”或“切断”)取决于温度这一基本概念之上。因此，用于设定温度高或低的装置包含在每个存储单元中。这种类型存储器的一般结构包括夹在下电极和顶电极之间的相变材料。下电极典型地起两个作用，一方面是存储单元的传导电极，另一方面是控制相变材料的相位的欧姆加热器。正如所述，该结构包括顶电极与相变材料之间、和底电极与相变材料之间的界面。在存储器件的制造过程中，和在使用中的它的使用寿命期间，这些界面可能被污染或被氧化。这种氧化引起这些界面处接触电阻的分布的巨大变化。由于相变存储器的运行取决于基于单元对电流的阻抗是“接通”或“切断”间的区分，污染或氧化危及存储器编程的准确度。仍保持对能够防止这种污染或氧化的新的相变存储结构和其制造方法的需求。
技术实现思路
一种相变存储器件具有防止存储单元污染或者氧化的氧化阻挡层及其制造方法。在一个实施例中，半导体存储器件包括覆盖在半导体衬底上的压模层。压模层具有从其顶表面垂直扩展的突起部分。该器件还进一步包括邻近突起部分的相变材料图案和电气连接到相变材料图案的下电极。根据本专利技术的一个方面，氧化阻挡层覆盖相变材料图案的侧壁与突起部分的侧壁邻接的区域。相变存储器件的更稳定运行和更长使用寿命是本专利技术的一些好处。附图的简要说明附图说明图1a是以本专利技术的相变存储单元阵列(CA)和周边电路区域(PCA)为特征的实施例的示意图。图1b是根据本专利技术的实施例相变存储单元阵列区域和周边电路区域的一部分的平面图。图2-9是沿显示制造本专利技术的实施例的工艺步骤的图1b的沿线I-I＇的各剖面图。图10是说明根据本专利技术的另一个实施例的相变存储器件的晶胞的剖视图。图11是说明根据本专利技术的又一个实施例的相变存储器件的晶胞的剖视图。图12是说明根据本专利技术的又一个的实施例的相变存储器件的晶胞的剖视图。图13是采用本专利技术的相变存储器件的实施例的便携式电子装置的示意性方框图。图14是是显示根据本专利技术实施例制造的相变电阻器的相变材料和下电极之间的下电极接触电阻特性的图表。图15是显示没有氧化阻挡层的传统相变存储器件的编程特性的图表。图16是显示具有氧化阻挡层的本专利技术实施例的相变存储器件的编程特性的图表。图17是说明根据本专利技术和传统技术制造的相变存储单元的设置/重置阻抗特性的图表。具体实施例方式图1a是以本专利技术的相变存储单元阵列CA和周边电路区域PCA为特征的实施例的示意图。单元阵列区域CA包括每个依次包括存取晶体管TA和相变电阻器RP的存储单元CL的阵列。在现有技术公知的结构中，各存储单元CL连接到位线BL、字线WL、和共源极线CSL。在本专利技术中将包括其他传统技术，例如，周边电路区域PCA包括驱动存储单元CL的第一和第二集成电路PCA1、PCA2。存储单元CL状态由写入电流IW的电流感应确定。存储器控制的电流感应和其它功能为本领域的技术人员所知。图1b是根据本专利技术实施例的相变存储单元阵列区域CA的一部分和周边电路区域PCA的一部分的平面图。图1b显示单元有源区3c、共源极线27s＇(在随后的图的范围内其称为″共源极衬垫27s＇)、单元栅电极7c、周边栅电极7p、位线57、第一和第二源接触孔19s＇和19s″、位线接触孔55a、第一和第二漏极接触孔19d＇和19d″、相变电阻器44a、和相变电阻器接触孔29a。这些元件的细节将在随后说明。图2-9是沿显示制造本专利技术的实施例的制造步骤的图1b的线I-I＇的各剖面图。参照图2，单元栅电极7c和周边的栅电极7p分别形成在单元有源区3c中的单元栅介质层5c上和周边电路有源区3p中的周边栅介质层5p上，由形成在半导体衬底1上的场隔离区3限定。单元栅电极7c和周边栅电极7p的宽度不同。优选地，周边栅电极7p的宽度至少比单元栅电极7c的宽度大大约1.5倍。而且，可以将周边栅介质层5p形成的比单元栅介质层5c厚。参照图3，形成周边电路MOS晶体管TP和单元存取MOS晶体管TA。详细地，使用单元栅电极7c作为离子注入掩模，在单元有源区3c中形成n型第一低浓度杂质区9a。此外，使用周边栅电极7p作为离子注入掩模，在周边电路有源区3p中形成p型第二低浓度杂质区9b。同样，使用传统技术，沿着单元栅电极7c的相对侧以及沿着周边栅电极7p的相对侧优选形成传统的间隔材料(例如氧化物或者氮化物)的栅间隔物11。然后，使用栅间隔物11，在单元有源区3c中形成n型第一源区13s＇和n型第一漏区13d＇。另外，使用现有技术中公知的方法，在周边电路有源区3p中随后形成p型第二源区13s″、p型第二漏区13d″。结果，在单元区域CA中形成一对存取(开关)MOS晶体管TA，并在周边电路区域PCA中形成周边的MOS晶体管TP。在第二源和漏区13s″和13d″和周边栅电极7p的至少一个上形成硅化物层15b。在第一源和漏区13s＇和13d＇和周边单元栅电极7c的至少一个上形成硅化物层15a。然后，在最终结构上方形成低刻蚀停止层17。参照图4，在下刻蚀停止层17上方形成下绝缘层19，二者结合形成下中间绝缘层20。其后，在单元区域CA中的下中间绝缘层20中形成第一源极接触孔19s＇、第一漏极接触孔19d＇。然后，使用现有技术中公知的方法，分别在第一源极接触孔19s＇、第一漏极接触孔19d＇中形成第一源极接触塞21s＇和第一漏极接触塞21d＇。同样，使用常规技术，在下中间绝缘层20中的周边电路区域PCA中形成第二源极接触孔19s″、第二漏极接触孔19d″、第二源极接触塞21s″、和第二漏极接触塞2Id″。然后，形成上中间绝缘层26，其包括上刻蚀停止层23和上绝缘层25。元件28表示由上述的层17，19，23和25组成的中间绝缘层。参照图5，在图4所示的上中间绝缘层26内形成代表图1b中共源极线27s＇的横截面的共源极衬垫27s＇，导电衬垫(即，第一漏极衬垫27d＇)、外围电路区域源极衬垫27s″、外围电路区域漏极衬垫27d″。根据本领域技术人员公知的工艺形成这些元件。因此，共源极衬垫27s＇和第一漏极衬垫27d＇分别电气连接到第一源区13s＇和第一漏区13d＇。然后，在最终结构上形成压模层29。然后使用光刻法和刻蚀工艺，在压模层29中形成相变电阻器接触孔29a。压模层29优选由具有高热导率的材料形成。例如，压模层29具有比二氧化硅高的热导率。除防止相变材料图案氧化的氧阻挡特性之外，这给出了相变材料图案的相变的高速淬火效率。例如，上述材料包括氮化硅和氮氧化硅。转向图6，共形接触间隔层34由或者一层或者两层形成。优选地，不使用氧气在真空下形成共形接触间隔层34。如果使用氧气形成共形接触间隔物层34，为了防止漏极衬垫27d氧化，优选使用较低的形成温度。共形接触间隔层34可以是使用等离子体增强(P本文档来自技高网...

【技术保护点】
半导体存储器件，其包括：覆盖半导体衬底的压模层，该压模层具有从其顶表面垂直扩展的突起部分；邻近所述突起部分的相变材料图案；以及电气连接至所述相变材料图案的下电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宋胤宗，黄荣南，南相敦，赵性来，高宽协，李忠满，具奉珍，河龙湖，李秀渊，郑椙旭，李智惠，柳庚昶，李世昊，安洙珍，朴淳五，李将银，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]