半导体装置及其制造方法制造方法及图纸

在形成覆盖强电介质电容器的层间绝缘膜（１４）后，形成氢扩散防止膜（１８）、蚀刻阻止膜（１９）以及层间绝缘膜（２０）。然后，通过单金银线织法，在层间绝缘膜（２０）内，形成具有ＴａＮ膜（２１）（势垒金属膜）以及Ｃｕ膜（２２）的配线。其后，进一步通过双金银线织法，形成具有Ｃｕ膜（２９）的配线以及具有Ｃｕ膜（３６）的配线等。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及适合具有强电介质电容器的不挥发性存储器的。
技术介绍
在以往的强电介质存储器中，主要是在配线层彼此的连接中使用W插头，作为配线，使用Al配线。但是，最近虽然有细微化的要求，但对于使用W插头以及Al配线的强电介质存储器的细微化，从制造技术以及层间容量等的观点出发，存在界限。专利文献1特开2001-284448号公报专利文献2特开2000-82684号公报
技术实现思路
本专利技术的目的在于提供一种不会降低强电介质电容器的特性，能够实现高集成的。在进行DRAM等的没有使用强电介质膜的半导体装置的细微化时，采用使用Cu配线的金银线织法。因此，若能够将金银线织法直接应用到强电介质存储器的制造工序中，则也可以轻易地实现强电介质存储器的细微化。但是，使用Cu配线的金银线织法并不能直接应用到强电介质存储器的制造中。其理由如下。第一，在使用Cu配线的金银线织法中，为了降低配线间的容量，作为层间绝缘膜，形成低介电常数膜。作为低介电常数膜，例如使用SOG(Spin On Glass)膜以及HSQ(Hydrogen Silsesquioxane)膜等。在形成这些低介电常数膜时，使用大量的氢或本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：半导体基板；形成于上述半导体基板的上方的强电介质电容器；覆盖上述强电介质电容器的第一层间绝缘膜；形成在上述层间绝缘膜上的氢扩散防止膜；形成在上述氢扩散防止膜上的蚀刻阻 止膜；形成在上述蚀刻阻止膜上的第二层间绝缘膜；被埋入上述第二层间绝缘膜内，含有Ｃｕ，并与上述强电介质电容器连接的配线。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：和泉宇俊，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]