半导体集成电路器件的制造方法技术

为了防止薄膜片（２）随着用于防止多层布线衬底（１）弯曲的卡支架变厚而被掩埋到卡支架内而造成探针（７）不能可靠地接触到测试焊盘这种情况的出现，形成在仅对薄膜片（２）的中心区域（ＩＡ）施加张力的状态下粘结薄膜片（２）和粘结环（６）而不对外周区域（ＯＡ）施加张力的结构，通过增加规定到薄膜片（２）的探针面的高度的粘结环（６）的高度来增加到薄膜片（２）的探针面的高度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路器件的制造技术，尤其涉及有效应用于以窄节距配置有多个电极焊盘(pad)的半导体集成电路的电检测的技术。
技术介绍
在日本特开2001-116796号公报(专利文献1(对应欧洲公报EP1074844))中公开了如下IC设备或晶片用锡球的测试方法及装置。即，通过重新修整IC阵列内的锡球，使IC阵列内的全部锡球的接触表面为同一平面，并向锡球的接触表面和IC衬底之间提供均等的补偿(offset)来大幅度减小使IC阵列内的全部焊料凸块(solder bump)与测试用的阵列相接触所需要的压力。另外，在日本特开平5-283490号公报(专利文献2)中公开了以下这样的技术。即，通过使探针机构的测针的连接端接触到形成在半导体晶片内的各集成电路器件的凸起电极来使集成电路器件电连接到测试测量装置上，并利用推压体对晶片内相邻的集成电路器件的凸起电极进行推压来使其顶端部变形以使高度一致，由此，通过探针机构使凸起电极高度一致的集成电路器件以均匀的接触电阻连接到测试测量装置来提高测试精度，也在安装集成电路器件时减小与安装侧之间的连接电阻的不均匀。另外，在日本特开2001-60758号公报(专利文献3(对应美国专利公报USP6,391,686))中公开了以下这样的技术。即，通过在包括具有被打通的多个第一区域和第一区域之间的第二区域的基底和形成在基底的至少上述第一区域上的布线图案的布线衬底上设置粘结材料，一边使其粘结材料中设置在上述第一区域内的部分流动到上述第二区域一边进行推压，使在第一区域中形成于基底、布线衬底和布线图案的角落的气泡移动到第二区域，同时将粘结材料压接在布线衬底上，由此从第一区域中除去气泡。另外，在日本特开平10-300783号公报(专利文献4)中公开了一种接触探针，多个图案布线被形成在薄膜(film)上且这些图案布线的各顶端被配置成从薄膜突出的状态而成为接触销，通过在薄膜的图案布线一侧的面上层叠由预定的多个电源线构成的电源线层，各电源线连接预定的图案布线，且相对于图案布线来立体地设置电源线层，由此能够使可流过大电流的宽幅电源线的设计自由度提高，并使电源线有效地散热，从而防止断线。另外，在日本特开2001-319953号公报(专利文献5)中公开了以下这样的技术。即，在探针器(prober)中，通过在卡固定器上设置加热器和温度传感器，将卡固定器加热到预定温度，由此，不受卡盘装置的加热影响，恒定地保持卡固定器的温度，防止因由温度变化引起的卡固定器的变形而产生的触针的位置变动，其中，上述探针器，其晶片的卡盘装置具备加热板，探针卡(probe card)被装载在卡固定器上，卡固定器被固定在顶板上。另外，在日本特开2000-138268号公报(专利文献6)中公开了以下这样的技术。即，通过一边加热探针卡的不与晶片接触的面，一边进行检测，该检测一边从晶片背面对形成于晶片表面的半导体电路进行加热一边使设置于探针卡的探针进行接触，由此，减少探针卡的热变形量，使探针测试的精度提高。专利文献1日本特开2001-116796号公报专利文献2日本特开平5-283490号公报专利文献3日本特开2001-60758号公报专利文献4日本特开平10-300783号公报专利文献5日本特开2001-319953号公报专利文献6日本特开2000-138268号公报
技术实现思路
作为半导体集成电路器件的检测技术，有探针检测技术。该探针检测包括确认是否按预定的功能进行动作的功能测试、进行DC动作特性和AC动作特性的测试来辨别合格品/不合格品的测试等。近年来，半导体集成电路装置的多功能化不断发展，推进着在一个半导体芯片(以下，简称芯片)上制作多个电路。另外，为了降低半导体集成电路器件的制造成本，正在推进将半导体元件和布线小型化，减小半导体芯片(以下，简称为芯片)的面积，增加每个晶片获得芯片的数量。因此，不仅测试焊盘(焊垫)数量有所增加，测试焊盘的配置窄节距化也缩小了测试焊盘的面积。随着这样的测试焊盘的窄节距化，存在当在上述探针检测中要使用具有悬臂(cantilever)状探针的探针器时难以与测试焊盘的配置位置一致地设置探针的课题。本专利技术所公开的一个代表性的专利技术的目的之一在于，提供能够实现对具有窄节距化的测试焊盘的半导体集成电路器件的电检测的技术。另外，本专利技术所公开的一个代表性的专利技术的另一个目的在于，提供能够在探针检测时可靠地使探针和测试焊盘相接触的技术。简单说明本专利技术所要公开的专利技术中一个代表性的专利技术的概要，如下所述。本专利技术的，包括以下几个步骤。(a)准备半导体晶片的步骤，该半导体晶片被划分成多个芯片区域，在上述多个芯片区域中分别形成有半导体集成电路，在主面上形成有与上述半导体集成电路电连接的多个第一电极；(b)准备第一卡的步骤，该第一卡包括第一布线衬底，形成有第一布线；第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第一布线衬底上； 多个弹簧针，从与安装有上述第一片的第一面相反的一侧的第二面接触上述第一布线衬底，向上述多个接触端子分别传送电信号；粘结环，使上述第一片中形成有上述多个接触端子的第一区域从上述第一衬底离开而一面施加张力一面保持；推压机构，从背面推压上述第一片中的上述第一区域；第一固定衬底，从上述第一面方向固定上述第一布线衬底；(c)使上述多个接触端子的上述顶端与上述多个第一电极相接触来进行上述半导体集成电路的电检测的步骤，其中，上述多个接触端子的上述顶端分别在上述第一片的主面上与上述多个第一电极中的对应的电极相对而配置，上述第一片中包围上述第一区域的第二区域，以松弛的状态保持在上述第一衬底上。另外，本专利技术的，包括以下几个步骤(a)准备半导体晶片的步骤，该半导体晶片被划分成多个芯片区域，在上述多个芯片区域中分别形成有半导体集成电路，在主面上形成有与上述半导体集成电路电连接的多个第一电极；(b)准备第一卡的步骤，该第一卡包括第一布线衬底，形成有第一布线；第二固定衬底，安装在上述第一布线衬底的第一面的第二区域上；第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第二固定衬底上；多个弹簧针，从与上述第一面相反的一侧的第二面接触上述第一布线衬底，向上述多个接触端子分别传送电信号；推压机构，从背面推压上述第一片中形成有上述多个接触端子的第一区域； 第一固定衬底，在上述第三区域以外的第四区域中，从上述第一面方向固定上述第一布线衬底；(c)使上述多个接触端子的上述顶端与上述多个第一电极相接触来进行上述半导体集成电路的电检测的步骤，其中，上述多个接触端子的上述顶端分别在上述第一片的主面上与上述多个第一电极中的对应的电极相对而配置。另外，本专利技术的，包括以下几个步骤(a)准备半导体晶片的步骤，该半导体晶片被划分成多个芯片区域，在上述多个芯片区域中分别形成有半导体集成电路，在主面上形成有与上述半导体集成电路电连接的多个第一电极；(b)准备第一卡的步骤，该第一本文档来自技高网...

【技术保护点】
一种半导体集成电路器件的制造方法，包括以下步骤：（ａ）准备半导体晶片的步骤，其中半导体晶片被划分成多个芯片区域且在上述多个芯片区域中分别形成有半导体集成电路，在上述半导体晶片的主面上形成有与上述半导体集成电路电连接的多个第一电极；　 　（ｂ）准备第一卡的步骤，其中第一卡包括：形成有第一布线的第一布线衬底；第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与 上述半导体晶片的主面相对而被保持在上述第一布线衬底上；多个弹簧针，从与安装有上述第一片的第一面相反的一侧的第二面接触上述第一布线衬底，并向上述多个接触端子分别传送电信号；粘结环，使上述第一片中形成有上述多个接触端子的第一区域 从上述第一衬底离开而一面施加张力一面保持；推压机构，从背面推压上述第一片中的上述第一区域；以及第一固定衬底，从上述第一面方向固定上述第一布线衬底；（ｃ）使上述多个接触端子的上述顶端与上述多个第一电极相接触来进行上述半 导体集成电路的电检测的步骤，其中，上述多个接触端子的上述顶端分别在上述第一片的主面上与上述多个第一电极中的对应的电极相对而配置，上述第一片中包围上述第一区域的第二区域以松弛的状态被保持在上述第一衬底上。...

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：松本秀幸，寄崎真吾，长谷部昭男，本山康博，冈元正芳，成塚康则，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]