半导体封装结构及其制造方法技术

本公开提供的半导体封装结构及其制造方法，将第二电子元件键合至重布线层上的过程中，先将第二电子元件上的焊料与所述重布线层的焊盘处于非对准状态，再进行回焊处理时，由于焊料的内聚力使第二电子元件靠近第一电子元件，直至第二电子元件的侧壁贴附第一电子元件的侧壁，因此第一电子元件与第二电子元件之间不存在间隙，两者之间也不会有底部填充材，由刚性较高的第二电子元件取代两者的间隙位置，由此克服热应力所导致的断裂问题。由此克服热应力所导致的断裂问题。由此克服热应力所导致的断裂问题。

【技术实现步骤摘要】
半导体封装结构及其制造方法


[0001]本公开涉及半导体
，具体涉及半导体封装结构及其制造方法。

技术介绍

[0002]FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)结构中，由于整个半导体封装结构因多种材料间的CTE(Coefficient of Thermal Expansion，热膨胀系数)不匹配，而造成热循环中芯片间隙下的底部填充材无法释放热应力而造成重布线层中位于芯片间隙下的区域断裂(crack)。若要在重布线层上增加加强结构来阻挡断裂路径，则应力会向加强结构的侧壁延伸而造成加强结构侧壁与底部填充材之间的分层。

技术实现思路

[0003]本公开提供了一种半导体封装结构及其制造方法。
[0004]第一方面，本公开提供了一种半导体封装结构，包括：
[0005]重布线层；
[0006]第一电子元件和第二电子元件，并排设于所述重布线层上且与所述重布线层电连接，所述第一电子元件的侧壁接触所述第二电子元件的侧壁。
[0007]在一些可选的实施方式中，所述第一电子元件的侧壁或所述第二电子元件的侧壁包括缓冲层。
[0008]在一些可选的实施方式中，还包括：
[0009]第一填充材，填充于所述第一电子元件、所述第二电子元件以及所述重布线层之间。
[0010]在一些可选的实施方式中，所述缓冲层的刚性大于所述第一填充材的刚性。
[0011]在一些可选的实施方式中，阻挡层，设于所述缓冲层与所述第一电子元件/所述第二电子元件之间。
[0012]在一些可选的实施方式中，所述第二电子元件通过第一互连结构电连接至所述重布线层。
[0013]在一些可选的实施方式中，所述第一互连结构为焊料元件。
[0014]在一些可选的实施方式中，所述第一互连结构的上表面的中心与所述第一互连结构的下表面的中心处于不同的垂直面。
[0015]在一些可选的实施方式中，所述第一互连结构的侧面相对于所述重布线层的上表面倾斜。
[0016]在一些可选的实施方式中，所述第一电子元件为专用集成电路芯片，所述第二电子元件为高带宽存储器芯片；或
[0017]所述第二电子元件为专用集成电路芯片，所述第一电子元件为高带宽存储器芯片。
[0018]在一些可选的实施方式中，还包括：
[0019]模封层，包覆所述第一电子元件和所述第二电子元件。
[0020]在一些可选的实施方式中，还包括：
[0021]基板，所述重布线层设于所述基板上。
[0022]在一些可选的实施方式中，所述基板具有凹部。
[0023]在一些可选的实施方式中，还包括：
[0024]桥接芯片，置于所述凹部内，所述桥接芯片与所述第一电子元件以及所述第二电子元件电连接。
[0025]在一些可选的实施方式中，还包括：
[0026]第二填充材，填充于所述凹部与所述桥接芯片之间。
[0027]在一些可选的实施方式中，所述桥接芯片包括第一桥接线路。
[0028]在一些可选的实施方式中，所述桥接芯片通过所述重布线层与所述第一电子元件以及所述第二电子元件电连接。
[0029]在一些可选的实施方式中，所述重布线层还包括：
[0030]第二桥接线路，位于所述第一电子元件与所述第二电子元件之间间隙的下方。
[0031]在一些可选的实施方式中，所述第一电子元件通过第二互连结构电连接至所述重布线层。
[0032]在一些可选的实施方式中，所述第二互连结构为焊盘、导电柱、焊料或导线。
[0033]第二方面，本公开提供了一种半导体封装结构的制造方法，包括：
[0034]形成重布线层；
[0035]将第一电子元件键合至所述重布线层上；
[0036]将具有第一互连结构的第二电子元件放置于所述重布线层上，并使所述第一互连结构与所述重布线层的焊盘处于非对准状态，所述第二电子元件与所述第一电子元件并排设置；
[0037]回焊处理，使所述第二电子元件对齐键合于所述重布线层的焊盘，以及使所述第二电子元件向靠近所述第一电子元件的方向上移动，直至所述第一电子元件的侧壁与所述第二电子元件的侧壁接触。
[0038]在一些可选的实施方式中，在所述形成重布线层之前，还包括：
[0039]提供基板；以及
[0040]所述形成重布线层，包括：
[0041]在所述基板上形成所述重布线层。
[0042]在一些可选的实施方式中，所述重布线层包括位于所述第一电子元件与所述第二电子元件之间间隙下方的第二桥接线路。
[0043]在一些可选的实施方式中，在所述提供基板之后，还包括：
[0044]在所述基板上设置凹部；
[0045]将桥接芯片设于所述凹部内，所述桥接芯片包括第一桥接线路。
[0046]本公开提供的半导体封装结构及其制造方法，将第二电子元件键合至重布线层上的过程中，先将第二电子元件上的焊料与所述重布线层的焊盘处于非对准状态，再进行回焊处理时，由于焊料的内聚力使第二电子元件靠近第一电子元件，直至第二电子元件的侧壁贴附第一电子元件的侧壁，因此第一电子元件与第二电子元件之间不存在间隙，两者之
间也不会有底部填充材，由刚性较高的第二电子元件取代两者的间隙位置，由此克服热应力所导致的断裂问题。
附图说明
[0047]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0048]图1至图6是根据本公开实施例的半导体封装结构的第一结构示意图至第六结构示意图；
[0049]图7至图18是根据本公开实施例的半导体封装结构的制造过程中的结构示意图。
[0050]符号说明：
[0051]1‑
第一电子元件，2
‑
第二电子元件，3
‑
重布线层，31
‑
第二桥接线路，4
‑
第一填充材，5
‑
阻挡层，6
‑
第一互连结构，7
‑
模封层，8
‑
基板，81
‑
凹部，9
‑
桥接芯片，91
‑
第一桥接线路，92
‑
晶圆，921
‑
晶粒，93
‑
粘合层，94
‑
绝缘层，95
‑
种子层，10
‑
第二填充材，11
‑
第二互连结构，12
‑
外部电连接件，13
‑
缓冲层。
具体实施方式
[0052]下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，包括：重布线层；第一电子元件和第二电子元件，并排设于所述重布线层上且与所述重布线层电连接，所述第一电子元件的侧壁接触所述第二电子元件的侧壁。2.根据权利要求1所述的半导体封装结构，其中，所述第一电子元件的侧壁或所述第二电子元件的侧壁包括缓冲层。3.根据权利要求2所述的半导体封装结构，还包括：第一填充材，填充于所述第一电子元件、所述第二电子元件以及所述重布线层之间。4.根据权利要求3所述的半导体封装结构，其中，所述缓冲层的刚性大于所述第一填充材的刚性。5.根据权利要求2所述的半导体封装结构，还包括：阻挡层，设于所述缓冲层与所述第...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：