半导体封装结构及其形成方法技术

本公开实施例涉及一种半导体封装结构及其形成方法。该半导体封装结构包括基板和位于基板上方的线路层。该半导体封装结构还包括位于基板与线路层之间的粘着层，粘着层包括延伸到线路层的侧壁上的承载部。由于承载部的存在，承载部可以补偿线路层与粘着层之间过大段差，使得沉积的晶种层可以连续。使得沉积的晶种层可以连续。使得沉积的晶种层可以连续。

【技术实现步骤摘要】
半导体封装结构及其形成方法


[0001]本专利技术涉及一种半导体封装结构及其形成方法。

技术介绍

[0002]在诸如扇出基板(FOSUB)的半导体封装结构的制造工艺中，如图1A和图1B所示，在扇出(fan
‑
out)层30通过粘着层20接合至基板10后，会再电镀贯通孔(through via)以电连接扇出层30和基板10，电镀贯通孔前会形成晶种层(seed layer)40在扇出层30上。而针对使用物理气相沉积(PVD)制程沉积晶种层40时，因扇出层30的切割道设计，导致PVD制程时晶种层40无法完整铺设扇出层30的侧壁，如图1A中的区域22和图1B中的区域32所示，进而会影响后续电镀制程。

技术实现思路

[0003]针对相关技术中存在的问题，本专利技术的目的在于提供一种半导体封装结构及其形成方法，以解决晶种层不连续的问题。
[0004]为实现上述目的，本专利技术提供了一种半导体封装结构，包括：基板；线路层，位于基板上方；粘着层，位于基板与线路层之间，粘着层包括延伸到线路层的侧壁上的延伸部。
[0005]在一些实施例中，延伸部包括远离线路层外扩的曲面侧壁。
[0006]在另一个实施例中，延伸部的顶部低于线路层的上表面。
[0007]在另一个实施例中，线路层的侧壁与延伸部之间的界面形成阶梯状结构。
[0008]在另一个实施例中，阶梯状结构的高度在2微米至15微米之间的范围内，宽度在30微米至100微米之间的范围内。
[0009]在另一个实施例中，线路层的侧壁具有阶梯状结构，并且阶梯状结构的侧壁由粘着层覆盖。
[0010]在另一个实施例中，线路层的上表面的面积大于线路层的下表面的面积，线路层在从上至下的方向上是逐渐缩小的。
[0011]在另一个实施例中，线路层中具有通孔，通孔的较大开口端面向基板。
[0012]在另一个实施例中，延伸部的高度大于线路层的高度的1/2。
[0013]在另一个实施例中，线路层高于延伸部的部分的高度小于线路层的高度的1/2。
[0014]在另一个实施例中，半导体封装结构还包括：贯通孔，穿过线路层和粘着层而电连接到基板。
[0015]在另一个实施例中，贯通孔包括金属主体和衬垫在金属主体外的晶种层。
[0016]根据本专利技术的另一方面，提供一种形成半导体封装结构的方法，包括：在基板上提供粘着层；在粘着层上设置线路层；在线路层的侧壁处形成承载部；在线路层上和承载部上沉积晶种层。
[0017]在一些实施例中，在线路层的侧壁处形成承载部，包括：将线路层挤压至粘着层内，而使粘着层延伸到线路层的所述侧壁以形成承载部。
[0018]在另一个实施例中，在沉积晶种层之前，还包括：形成穿过线路层和粘着层而到达基板的开孔，晶种层还沉积在开孔内；
[0019]在另一个实施例中，在沉积晶种层之后，还包括：在开孔内的晶种层上填入导电材料以形成贯通孔。
[0020]在另一个实施例中，沉积晶种层，包括：通过物理气相沉积(PVD)方式沉积覆盖基板上方的晶种层。
[0021]在另一个实施例中，在沉积晶种层之后，晶种层在承载部和线路层上是连续的。
[0022]在另一个实施例中，在粘着层上设置线路层，包括：线路层中具有通孔，将通孔的较大开口端面向粘着层而设置线路层。
[0023]在另一个实施例中，形成所述承载部，包括：将承载部的高度形成为大于线路层的高度的1/2。
[0024]本专利技术通过线路层和基板之间设置的粘着层形成承载部于线路层侧壁，从而形成连续的晶种层，解决后续贯通孔电镀的问题，提高良率。
附图说明
[0025]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
[0026]图1A和图1B是现有技术中形成不连续晶种层的截面示意图。
[0027]图2是根据本专利技术实施例的半导体封装结构的截面示意图。
[0028]图3A是根据本专利技术另一实施例的半导体封装结构的截面示意图。
[0029]图3B和图3C示出了根据本专利技术实施例的半导体封装结构的一些示例性尺寸配置。
[0030]图4至图12是根据本专利技术实施例的用于形成半导体封装结构的工艺的各个阶段的截面示意图。
具体实施方式
[0031]以下
技术实现思路
提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0032]此外，在下面的本专利技术中形成另一部件上的、连接到另一部件和/或耦合到另一部件的部件可以包括其中部件形成为直接接触的实施例，并且还可以包括其中附加的部件可以形成在部件之间而使得部件可以不直接接触的实施例。此外，使用例如“下部”、“上部”、“水平”、“垂直”、“上面”、“上方”、“下方”、“之下”、“向上”、“向下”、“顶部”、“底部”等以及它们的衍生词(例如，“水平地”、“向下”、“向上地”等的空间相对术语以便于本专利技术描述一个部件与另一部件的关系。空间相对术语旨在覆盖包括部件的器件的不同定向。
[0033]图2是根据本专利技术实施例的半导体封装结构的截面示意图。在图2所示的半导体封装结构中，包括基板100和位于基板100上方的线路层300，粘着层200位于基板100与线路层300之间。粘着层200包括延伸到线路层300的侧壁上的承载部202。承载部202是指从粘着层200的平坦上表面206爬升至线路层300的侧壁上的部分粘着层。由于承载部202是粘着层200的延伸到线路层300的侧壁上的部分，因此承载部202在本专利技术也可以称为延伸部。此外，贯通孔306穿过线路层300和粘着层200而电连接到基板100。贯通孔306包括金属主体308和衬垫在金属主体308外的晶种层400。在一些实施例中，晶种层400可以具有钛(Ti)、钽(Ta)、钨钛(TiW)等晶种层元素。在一些实施例中，晶种层400的厚度可以在1微米至7.5微米之间的范围内。
[0034]由于设置了承载部202，承载部202可以补偿线路层300与粘着层200之间过大的高度落差，使得在线路层300上形成用于贯通孔306的晶种层400时，可以形成连续的晶种层，从而可以解决由晶种层不连续导致的贯通孔电镀问题，提高了良率。
[0035]在图2所示的实施例中，线路层300可以是扇出层或重布线(RDL)层。线路层300的上表面的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：基板；线路层，位于所述基板上方；粘着层，位于所述基板与所述线路层之间，所述粘着层包括延伸到所述线路层的侧壁上的延伸部。2.根据权利要求1所述的半导体封装结构，其特征在于，所述延伸部包括远离所述线路层外扩的曲面侧壁。3.根据权利要求1所述的半导体封装结构，其特征在于，所述延伸部的顶部低于所述线路层的上表面。4.根据权利要求1所述的半导体封装结构，其特征在于，所述线路层的侧壁与所述延伸部之间的界面形成阶梯状结构。5.根据权利要求1所述的半导体封装结构，其特征在于，所述线路层的侧壁具有阶梯状结构，并且阶梯状结构的所述侧壁由所述粘着层覆盖。6.根据权...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：