半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法。本发明专利技术能够防止在形成于Ｓｉ（１１０）衬底之上且具有硅化的源／漏区的ＮＭＩＳＦＥＴ中出现关态泄漏电流。所述半导体器件包括有Ｎ沟道ＭＩＳＦＥＴ（金属绝缘体半导体场效应晶体管），该Ｎ沟道ＭＩＳＦＥＴ形成在包含具有（１１０）晶面取向的主表面的半导体衬底上，并且具有源区和漏区，该源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物。布置这些ＮＭＩＳＦＥＴ中具有沟道宽度小于４００ｎｍ的那些ＮＭＩＳＦＥＴ，以使得它们的沟道长度方向平行于＜１００＞晶向。

【技术实现步骤摘要】

本专利技术涉及。特别地，本专利技术涉及一 种具有N沟道MISFET (金属绝缘体半导体场效应晶体管)的半导 体器件，该N沟道MISFET形成于其主表面具有(110)晶面取向的 半导体衬底上，并且具有其上已经形成了镍(Ni)硅化物或者镍合 金珪化物的源区和漏区。
技术介绍
在用于制造半导体器件特别是32nm节点之后的SoC (系统级芯 片)器件的高精度工艺技术中，现在正在研究采用其主表面具有 (110)晶面取向的Si衬底(在下文中，将称之为"Si(110)衬底") 替换其主表面具有(100)晶面取向的传统Si衬底(在下文中，将称 之为"Si(100)衬底")。进行该替换的原因在于，Si(110)衬底 的高空穴迁移率能够改善P沟道MISFET的驱动电流(例如， PMOSFET (正金属氧化物半导体场效应晶体管))。另一方面，已经阐明在Si ( 110)衬底中电子迁移率降低，这减 小了 N沟道MISFET的驱动电流(例如，NMOSFET (负金属氧化物 半导体场效应晶体管))。因此，在Si (110)衬底之上形成CMIS (互补金属绝缘体半导 体)(例如，CMOS (互补金属氧化物半导体本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　半导体衬底，其具有（１１０）晶面取向的主表面；以及　Ｎ沟道ＭＩＳＦＥＴ（金属绝缘体半导体场效应晶体管），其形成在所述主表面之上，并且具有源区和漏区，所述源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物，　其中，所述Ｎ沟道ＭＩＳＦＥＴ的沟道宽度小于４００ｎｍ，并且所述Ｎ沟道ＭＩＳＦＥＴ被布置为使得所述Ｎ沟道ＭＩＳＦＥＴ的沟道长度方向平行于所述半导体衬底的＜１００＞晶向。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山口直，柏原庆一朗，堤聪明，奥平智仁，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]