提供一种半导体芯片和安装了多个半导体芯片的半导体装置，在半导体芯片被ＭＣＰ化时，不需增大芯片面积即可实现与其他半导体芯片之间的ＥＳＤ保护，即使在半导体芯片不被ＭＣＰ化的情况下，也不会产生芯片面积的浪费。作为解决手段，具有内部电路（２８）的半导体芯片（１）在不能设置用于发送和接收内部电路（２８）动作所需的电信号的电极焊盘的区域，具有与半导体芯片（１）的接地总线（３６）电连接的第１电极焊盘（１０）。
【技术实现步骤摘要】
本专利技术涉及防止多个半导体芯片之间的静电破坏的半导体芯片，以 及安装了防止多个半导体芯片之间的静电破坏的半导体芯片和其他半导 体芯片的半导体装置。
技术介绍
近年来，将多个半导体芯片安装成一个封装的多芯片封装(Multi Chip Package:以下有时称为MCP)技术正在普及。并且，为了保护被MCP化的多个半导体芯片不受它们之间的静电放 电(Electrostatic Discharge:以下有时也称为ESD)的影响，提出了通过 保护电路将一个半导体芯片的接地总线与其他半导体芯片的接地总线电 连接的技术(参照专利文献l的图2和图7)。专利文献1日本特开2003 — 124331号公报但是，根据专利文献1所述的技术，仅仅为了进行被MCP化的多个 半导体芯片之间的ESD保护，就需要对半导体芯片设置电极焊盘和保护 电路。因此，在具有所述电极焊盘和保护电路的半导体芯片不需MCP化而 被单体使用时，所述焊盘和保护电路成为不必要的结构，产生芯片面积 的浪费。艮P，具体地讲，在某个半导体芯片的开发阶段有时并不知晓该半导 体芯片将来是否被MCP化。并且，也存在有时假设某个半导体芯片将来 会被单独使用和被MCP化使用这两种情况。在这些情况下，优选装配用 于进行被MCP化的多个半导体芯片之间的ESD保护的结构，以防备被 MCP化使用的情况。但是，根据专利文献1中所记载的技术，在该半导 体芯片被单体使用时，所述焊盘和保护电路成为不必要的结构，产生芯片面积的浪费。
技术实现思路
本专利技术的目的在于，提供一种半导体芯片和安装了多个半导体芯片 的半导体装置，在半导体芯片被MCP化时，不会增大芯片面积即可实现与其他半导体芯片之间的ESD保护，即使在半导体芯片不被MCP化的 情况下，也不会产生芯片面积的浪费。为了达到上述目的，本专利技术的半导体芯片的特征在于，其具有内部 电路，在不能设置用于发送和接收内部电路动作所需的电信号的电极焊 盘的区域，具有与半导体芯片的接地总线电连接的第1电极焊盘。此外，为了达到上述目的，本专利技术的半导体装置的特征在于，第2 半导体芯片与具有内部电路的第1半导体芯片被安装在一个安装基板上， 第1半导体芯片在不能设置用于发送和接收内部电路动作所需的电信号 的电极焊盘的区域，具有与第1半导体芯片的接地总线电连接的第1电 极焊盘，第l电极焊盘与第2半导体芯片的接地总线电连接。根据本专利技术，可以实现一种半导体芯片和安装了多个半导体芯片的 半导体装置，在半导体芯片被MCP化时，不需增大芯片面积即可实现与 其他半导体芯片之间的ESD保护，即使在半导体芯片不被MCP化的情 况下，也不会产生芯片面积的浪费。附图说明图1是表示第1实施方式的半导体装置的简要结构的立体图。图2是表示第1实施方式的半导体装置的特征部分的电连接关系的图。图3是表示第1实施方式的半导体装置的特征部分的结构的俯视图。 图4是说明第1实施方式的半导体装置的表面上的区域的俯视图。 图5是说明第1实施方式的半导体装置可以使用的ESD保护电路的 具体结构示例的图。图6是表示第2实施方式的半导体装置的特征部分的电连接关系的图。图7是表示第2实施方式的半导体装置的特征部分的结构的俯视图。 图8是说明第2实施方式的半导体装置可以使用的ESD保护电路的 具体结构示例的图。具体实施方式本专利技术实施方式的半导体装置是将多个半导体芯片MCP化的装置， 在以往不设置电极焊盘的区域即半导体芯片的外周角部区域，设置与该 半导体芯片的接地总线电连接的电极焊盘。以下，参照附图具体说明本专利技术的实施方式。 (第1实施方式)本专利技术的第1实施方式在半导体芯片的外周角部区域设置电极焊 盘，在半导体芯片的角部区域设置静电放电(ESD)保护电路。该ESD 保护电路与电极焊盘和该半导体芯片的接地总线之间电连接。 使用图1 图5说明本专利技术的第1实施方式的半导体装置。 图1是表示第1实施方式的半导体装置的简要结构的立体图。图2 是表示第1实施方式的半导体装置的特征部分的电连接关系的图。图3 是表示第1实施方式的半导体装置的特征部分的结构的俯视图。图4是 说明第1实施方式的半导体装置的表面上的区域的俯视图。图5是说明 第1实施方式的半导体装置可以使用的ESD保护电路的具体结构示例的 图。首先，使用图1说明本专利技术的第1实施方式的半导体装置的简要结构。半导体装置100是在一个安装基板80上安装了第1半导体芯片1和 第2半导体芯片2的半导体装置，是所谓的多芯片封装体(MCP)。另外， 在本说明书中，有时也表述为第1半导体芯片1和第2半导体芯片2被 MCP化。第1半导体芯片1的与安装基板80相反侧的表面5，在外周具有第 l边6和第2边7。并且，在表面5上沿着包括第1边6和第2边7的外 周形成有第1电极焊盘10、第2电极焊盘11和其他多个电极焊盘12。 艮P，第1电极焊盘10通过相邻形成的静电放电(ESD)保护电路20和 第2电极焊盘11，与第1半导体芯片1的接地总线(输入输出用接地总 线36)电连接。第2电极焊盘11通过接地电压供给线41与安装基板80 上的电极51连接，从电极51提供接地(VSS)电压。另一方面，通过针对第2半导体芯片2的接地电压供给线42，第1 电极焊盘10还与第2半导体芯片2的接地总线17电连接。即，第1电 极焊盘10首先通过接合线40与安装基板80上的电极50连接。电极50 通过安装基板80上的印刷布线60与电极52连接，电极52通过接地电 压供给线42与第2半导体芯片2的电极焊盘15连接。电极焊盘15是沿 着第2半导体芯片2的与安装基板80相反侧的表面8的外周形成的多个 电极焊盘中的一个，与第2半导体芯片2中的接地总线17电连接。下面，使用图2说明本专利技术的第1实施方式的半导体装置的特征部 分的电连接关系。第1实施方式的半导体装置的第1电极焊盘10从电气上讲，设于第 1半导体芯片1的接地总线36与第2半导体芯片2的接地总线17之间。具体地讲，设于第1半导体芯片1的第1电极焊盘10的一端通过 ESD保护电路20与接地总线36电连接，另一端通过第1电极焊盘10、 接合线40、电极50和针对第2半导体芯片2的接地电压供给线42，与 第2半导体芯片2的接地总线17电连接。这样，第1半导体芯片1的接地总线36与第2半导体芯片2的接地 总线17被电连接，所以能够防止由第1半导体芯片1与第2半导体芯片 2之间的静电放电而引起的元件破坏。并且，在第1半导体芯片1的接地 总线36与第2半导体芯片2的接地总线17之间设置ESD保护电路20， 所以即使一方的半导体芯片产生噪声时，也能够把对另一方半导体芯片 的影响抑制到最小。下面，使用图3和图4说明第1实施方式的半导体装置的特征部分 的结构。图3是放大表示第1半导体芯片1的第1电极焊盘10附近的俯视图。 第i半导体芯片1的表面5在外周具有第1边6和与第1边6正交 的第2边7。并且，在第1半导体芯片1上，多对电源总线和接地总线与第1边 6或第2边7平行地延伸设置，并包围内部电路28。具体地讲，首先， 在内部电路28的外侧形成有由内部用电源总线30和内部用接地总线32 构成的一对总线。此外，在内部用接地总线32的外侧形成有由输入输出 用电源总线34和输入输出用接本文档来自技高网...
【技术保护点】
一种具有内部电路的半导体芯片，其特征在于， 在不能设置用于发送和接收所述内部电路动作所需的电信号的电极焊盘的区域，该半导体芯片具有与所述半导体芯片的接地总线电连接的第１电极焊盘。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：加藤且宏，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。