非易失性存储器件制造技术

一种半导体衬底上的基于ｆｉｎＦＥＴ的非易失性存储器件，所述存储器件包括源极区和漏极区、翅片本体、电荷捕获堆叠和栅极。翅片本体作为连接而在源极区和漏极区之间延伸。电荷捕获堆叠覆盖翅片本体的至少一部分，栅极覆盖翅片本体的位置处的电荷捕获堆叠。对于翅片本体的周边的至少３／４的区域，翅片本体具有无拐角形状，其缺少独特的晶面以及这些晶面之间的过渡带。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性存储应用的器件。本专利技术还涉及这种器 件的制造方法。而且，本专利技术涉及包括用于非易失性存储应用的这种 器件的存储器阵列，还涉及包括用于非易失性存储应用的这种器件的 半导体设备。
技术介绍
认为诸如SONOS (二氧化硅-氮化硅-二氧化硅-硅)和SHINOS (硅 -高K-氮化硅-二氧化硅-硅)之类的电荷捕获非易失性存储器件(NVM 器件)是适用于实现45纳米结点或更小的CMOS时代器件中的闪存器 件。SONOS和SHINOS存储器件表现出相对减小的编程和擦除电压。 而且，在嵌入式的NVM器件中，这些器件相对易于与CMOS逻辑集成。由于短沟道效应，平面NVM器件(典型地，基于MOSFET器件) 在超过45纳米的节点时几乎不可能縮放。如本
已知，能够通 过应用fmFET结构获得改善的器件特性。在finFET中，在绝缘层的顶部上，在源极区和漏极区之间产生(相 对窄的)硅引线(翅片)以作为沟道。然后，产生横跨翅片(fin)的 线形控制栅极。通过薄栅极氧化膜与翅片分离，控制栅极包围(在截 面中)翅片的侧壁和顶部，这通过翅片沟道上的栅极允许相对大的场 效应。基于fmFET的NVM器件包括诸如ONO (氧化硅-氮化硅-氧化硅) 层堆叠之类的电荷捕获堆叠或具有高K材料的电荷捕获层堆叠、氮化 硅层和二氧化硅层。在这种电荷捕获堆叠中，将氮化硅层设置为用于 可控地保持电荷。典型地，电荷捕获堆叠能够覆盖硅翅片的侧壁和顶部。 SONOS非易失性存储器和(通常)基于电荷捕获堆叠的非易失性存储器的质量对与沟道区相邻的底部氧化物层的厚度是敏感的。底部氧化物通常是生长(grown)的氧化物，该氧化物具有优于通过沉积形成的氧化层的质量。典型地，生长的氧化物具有较低的缺陷密度， 例如，针孔。然而，氧化物厚度的小的变化显著地影响电子通过底部氧化物的 隧穿。已知各种隧穿机制的隧穿电流(例如，直接隧穿、Fowler-Nordheim、改进的Fowler-Nordheim)表现出对底部氧化物的厚 度的指数依赖关系。底部氧化物中的小的变化导致注入到氮化物层的 电荷的显著变化，因此导致阈值电压(用于编程或擦除)的变化。由于能够将电荷局限于氮化物层中，非易失性存储单元中底部氧 化物厚度的变化能够导致被捕获电荷的局部变化和阈值电压的局部变 化。当沟道区上的底部氧化物厚度不一致时，可能导致具有较高阈值 电压的部分编程单元区域和具有较低阈值电压的剩余的(未编程)单 元区域。清楚可知，这对fmFET SONOS存储器件的特性具有不希望的影 响，其中在形成翅片后生长底部氧化物，并且翅片具有大量的具有边 缘(过渡带)的晶面，这些晶面具有不同的晶体取向。这导致具有局 部不同阈值电压的编程的沟道区；这可以使编程的非易失性存储器件 的亚阈值特性变差，并且使得(电)编程窗口经受显著的变化。
技术实现思路
本专利技术的一个目的是提供一种fmFET非易失性存储器件，其中减少了电学特性的变化。通过权利要求l限定的基于fmFET的非易失性存储器件实现该目的。有益地，作为翅片的形状(无拐角形状)的结果，实质上，翅片 上不存在独特的晶体表面层。基本上，作为合适的几何形状的结果， 晶面之间不会出现诸如边缘或过渡带之类的非连续结构。因此，由于 不存在这些过渡带，可以消除对晶体取向上的底部氧化物的生长速度 的任何依赖。因此，翅片表面上底部氧化物的生长速度大体上是一致的。结果，底部氧化物可以展现其厚度的较小变化(如果有的话)，因 而电荷捕获堆叠可以具有更加一致的隧穿特性。本专利技术的一个方面中，将翅片本体设置在二氧化硅层上，使与翅 片本体相邻的二氧化硅层的表面凹陷至凹陷深度。因此，通过使与翅 片相邻的表面凹陷，能够实现电荷捕获层对翅片本体更完全的覆盖。本专利技术的另一方面中，凹陷深度等于或大于电荷捕获层和顶部绝 缘体层的厚度。有益地，改善了非易失性存储器件的编程能力，这是 由于栅极能够完全地覆盖翅片本体周边的电荷捕获堆叠。本专利技术还涉及权利要求7限定的fmFET非易失性存储器件的制造方法。本专利技术的一个方面中，翅片本体的成形包括在大约85(TC和大约 IOO(TC之间的高温下的氢气环境中退火。退火处理有益地实现表面的 重构，产生翅片本体的无拐角形状。翅片的重构的(适应的)形状缺 少独特的晶面以及这些晶面之间的过渡带。本专利技术的另一方面中，所述方法提供刻蚀，所述刻蚀延伸到翅片 本体下绝缘层完全被去除的高度。有益地，获得自由悬挂的翅片本体， 所述翅片本体能够由提供最大覆盖的电荷捕获堆叠材料完全地封装。 在该实施例中，电荷捕获堆叠能够完全被控制栅极封装，因此，能够 获得控制栅极和电荷捕获堆叠之间的大体上的最大耦合。因此，提供一种fmFET非易失性存储器件，其中翅片本体是独立的。有益地，该实施例通过电荷捕获堆叠提供沟道区的最大覆盖。 而且，该实施例允许产生电荷捕获堆叠和栅极之间的最大耦合，这是由于栅极围绕该电荷捕获堆叠。本专利技术还涉及包括至少一个上述的翅片的非易失性存储器件的存储器阵列。而且，本专利技术涉及包括至少一个上述的翅片的非易失性存储器件 的半导体设备。附图说明现在参照附图，仅通过实例描述本专利技术的实施例，其中相应的附 图标记表示相应的部分，其中图l示出了基于fmFET的非易失性存储器件的透视布局；图2示出了现有技术中图l的基于fmFET的非易失性存储器件的栅 极部分的截面图；在图2中，栅极5不是沿方向A-A'中的连续线，这将 是存储器(字线)的情况。这也是图l、 5、 6、 7的情况；图3示出了在第一制造步骤之后，本专利技术的基于fmFET的非易失性存储器件的栅极部分的截面图4示出了在下一制造步骤之后，图3的基于fmFET的非易失性存储器件的截面图5示出了在又一制造步骤之后，图4的基于fmFET的非易失性存储器件的截面图6示出了在改进实施例中图5的基于fmFET的非易失性存储器件的截面图7示出了基于fmFET的非易失性存储器件的第二实施例的截面图8示出了第二实施例的基于fmFET的非易失性存储器件的第二 截面图9示出了第二实施例的基于fmFET的非易失性存储器件的第三 截面图10示出了基于fmFET的非易失性存储器件的第三实施例的截面图ll示出了第三实施例的基于fmFET的非易失性存储器件的第二 截面图12示出了第三实施例的基于fmFET的非易失性存储器件的第三 截面图13a、 13b、 13c示出了在第一制造步骤之后，第三实施例的基于 fmFET的非易失性存储器件；图Ma、 14b、 14c示出了下一制造步骤之后，第三实施例的基于 finFET的非易失性存储器件；7图15a、 l化、15c示出了在后续的制造步骤之后，第三实施例的基 于finFET的非易失性存储器件；图16a、 16b、 16c示出了在另一制造步骤之后，第三实施例的基于 fmFET的非易失性存储器件；图17a、 17b、 17c示出了在再一制造步骤之后，第三实施例的基于 fmFET的非易失性存储器件；图18a、 18b、 18c分别示出了在又一工艺步骤之后，第三实施例的 基于finFET的非易失性存储器件的第一、第二和第三截面图。具体实施例方式图l示出了基于fmFET的非易失性存储器件的实施例的透视布局。 fmFET本文档来自技高网...

【技术保护点】
一种半导体衬底上的基于ｆｉｎＦＥＴ的非易失性存储器件，所述存储器件包括源极区和漏极区（３，Ｓ，Ｄ）、翅片本体（４）、电荷捕获堆叠（６，７，８）和栅极（５）；翅片本体在源极区和漏极区之间延伸，翅片连接源极区和漏极区；电荷捕获堆叠被设置为覆盖翅片本体的至少一部分；栅极被设置为覆盖翅片本体的位置处的电荷捕获堆叠，而且翅片本体（９）具有无拐角形状。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：纳德尔阿克尔，帕拉哈特阿加瓦尔，罗伯特斯TF范斯查克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]