用于无引线封装的引线框制造技术

本发明专利技术揭示一种用于无引线封装的引线框，其包含多个封装区域、多个间隙、多个连接部、多个开口和一胶带。各个所述封装区域包含多个封装单元，各个所述封装单元包括一芯片座和围绕所述芯片座的多个引脚，且所述多个间隙设置在各个所述封装单元的四周。所述多个连接部连接各个所述封装区域。所述多个开口设置在所述多个连接部处，并分别与部分所述多个间隙对准。所述胶带固定所述多个封装区域、所述多个连接部、所述多个芯片座和所述多个引脚。

【技术实现步骤摘要】

本专利技术涉及一种用于无引线封装的引线框，尤其涉及四方扁平无引线封装(Quad Flat Non-leaded Package; QFN)所使用的引线框。
技术介绍
为了适应消费型电子产品强调轻薄短小的趋势，QFN封装目前已经超越传统的引线 封装，用来取代成本较高的晶圆片级芯片尺寸封装(wafer level CSP)，而芯片尺寸封装 (CSP)虽然将封装外形縮减成芯片大小，却必须使用间距很近的锡球阵列作为元件引脚， 使得产品制造难度提高。相对QFN封装不但体积小、成本低、生产良率高，还能为高 速和电源管理电路提供更好的共面性以及散热能力等优点，此外，QFN封装不必从两侧 引出引脚，因此电气性能优于引脚封装必须从侧面引出多只引脚的传统封装。举例来说， SO系列或QFP等引脚封装都必须从侧面引出多只引脚，这些引脚有时就像天线一样会 为高频应用带来许多噪音。图1是常规QFN封装的半成品IO的俯视图。引线框12包含多个封装区域11,各 个封装区域11中具有多个阵列状布置的封装单元112。切割道113、 114位于封装单元 112四周，可供切割刀经过而将各个封装单元112分隔为独立的元件，所述切割刀同时 会将封装体111和引线框12的支撑条(s叩portingbar)(未图示)切开。图2是常规QFN封装的单个化(singulation)步骤的示意图。切割刀80沿切割道 113或114将相邻的封装单元112分开，切割刀80的刀刃需同时切割封装体111和引线 框12。 一般封装体111是由环氧树脂、硅颗粒填充物和硬化剂等材料组成的复合物 (compound),而引线框12由金属合金材料制成。切割刀80要将引线框12切开时，会 对刀刃造成较大的磨损，也就是说，切割刀80的寿命会因切割金属材料而较短，从而 更换新刀具的频率更快。如果牺牲切割速度来减缓切割刀80的磨损程度，那么势必造 成单位小时产出(UPH)下降而无产量效益。显然常规QFN封装仍存在前述许多待解 决的问题。
技术实现思路
本专利技术的目的是提供一种用于无引线封装的引线框，其中多个间隙设置在各个封装 单元的四周，可作为单个化步骤的切割道，因此能减少切割刀具的磨损和提本专利技术的另一目的是提供一种提高产量效率的引线框，设置在所述多个连接部处的 多个开口对准切割道，可有效减少切割刀具切割引线框中的金属部分的路径，从而提升 封装工艺的产量效率。本专利技术的又一目的是提供一种整体刚性好的无引线封装引线框，设置在所述多个连 接部处的多个开口填充有绝缘材料，可以增加无引线封装引线框的整体刚性，以利于引 线框的取放。为了实现上述目的，本专利技术揭示一种用于无引线封装的引线框，其包含多个封装区 域、多个间隙、多个连接部、多个开口和一胶带。各个所述封装区域包含多个封装单元， 各个所述封装单元包括一芯片座和围绕所述芯片座的多个引脚，且多个间隙设置在各个 所述封装单元的四周。所述多个连接部连接各个所述封装区域。所述多个开口设置在所 述多个连接部处，并分别与部分的所述多个间隙对准。所述胶带固定所述多个封装区域、 所述多个连接部、所述多个芯片座和所述多个引脚。通过上述设计，本专利技术设置多个间隙在各个封装单元的四周，且设置在所述多个连接部 处的多个开口对准切割道，可有效减少切割刀具切割引线框中的金属部分的路径，因此能减 少切割刀具的磨损和提升切割效率，从而提升封装工艺的产量效率。 附图说明图1是常规QFN封装的半成品的俯视图2是常规QFN封装的单个化步骤的示意图3是本专利技术用于无引线封装的引线框的俯视图4是本专利技术另一实施例的用于无引线封装的引线框的俯视图5 (a)是本专利技术用于无引线封装的引线框的俯视图5 (b)是图5 (a)中沿A—A截面线的截面示意5 (c)是本专利技术另一实施例中的开口的示意图6 (a)是本专利技术另一实施例的用于无引线封装的引线框的俯视图； 图6 (b)是图6 (a)中沿B—B截面线的截面示意6 (c)是本专利技术另一实施例中的开口的示意图；以及 图7是本专利技术另一实施例的连接部上开口的示意图。具体实施例方式图3是本专利技术用于无引线封装的引线框的俯视图。引线框30包含多个封装区域31、 多个间隙321、 322、多个连接部35、多个开口 36和一胶带或薄膜34。各个封装区域31包含多个呈阵列状布置的封装单元311,相邻两个封装区域31之间设有连接部35。 所述多个间隙321、 322位于各个封装单元311的四周，其中各个间隙321沿引线框30 纵向延伸，并与开口 36相连接或连通；且间隙322沿引线框30横向延伸，并与边框332 相接。所述多个开口 36设置在各个连接部35处，并分别与部分间隙321对准。每一封 装单元311包含至少一个芯片座312，而313引脚分布于芯片座312的周边。胶带34用 于固定所述多个封装区域31、所述多个连接部35、边框331、 332、芯片座312和引脚 313。图4是本专利技术另一实施例的用于无引线封装的引线框的俯视图。与图3相比，本图 的引线框40的连接部35上开口 36'是封闭形式的，并未与两侧邻近的间隙321相连通。 因为所述开口 36'两侧仍有连接部35的部分金属材料区域，因此引线框40的整体刚性 会较好，有利于引线框40的取放。为了能兼顾引线框的整体刚性和单个化步骤的产出效率，本专利技术进一步提供下列两 个实施例。图5 (a)是本专利技术用于无引线封装的引线框的俯视图。引线框50包含多个封装区 域31、多个间隙321和322、多个连接部35'、多个开口56、 一胶带34。各个封装区域 31包含多个呈阵列状布置的封装单元311,相邻两个封装区域31之间设有连接部35'。 所述多个间隙321、 322位于各个封装单元311的四周，其中各个间隙321沿引线框50 纵向延伸，并与开口 56相连接或连通；且间隙322沿引线框50横向延伸，并与边框332 相接。所述多个开口 56设置在各个连接部35'处，并分别与部分间隙321对准，开口56 中填充有绝缘层57。每一封装单元311包含至少一个芯片座312，而313引脚分布于芯 片座312的周边。胶带34用于固定所述多个封装区域31、所述多个连接部35'、边框 331、 332、芯片座312和引脚313。本实施例的开口 56可以是连接部35'上以半蚀刻(half-etching)工艺产生的沟槽， 开口 56中填充有绝缘层57,如图5 (b)所示。图5 (b)是图5 (a)中沿A—A截面线 的截面示意图。与图5 (b)相比，图5 (c)中的开口 56'是上下贯穿的通孔，开口 56' 中填充有绝缘层57。图6 (a)是本专利技术另一实施例的用于无引线封装的引线框的俯视图。本图中的引线 框60的连接部35上开口 66是封闭形式的，并未与两侧邻近的间隙321相连通。同样， 各个开口 66中填充有绝缘层67。本实施例的开口 66可以是连接部35上以半蚀刻(half-etching)工艺产生的沟槽或 盲孔，开口 56中填充有绝缘层57，如图6 (b)所示。图6 (b)是图6 (a)中沿B—B截面线的截面示意图。与图6 (b)相比，图6 (c)中的开口 66'是上下贯穿的通孔，四 周由侧壁围绕，其中填充有绝缘层67。图6(a)中开口 6本文档来自技高网...

【技术保护点】
一种用于无引线封装的引线框，其特征在于包含：　多个封装区域，各个所述封装区域包含多个封装单元；　多个间隙，其设置在各个所述封装单元的四周；　多个连接部，其连接各个所述封装区域；　多个开口，其设置在所述多个连接部处，并分别与部分所述多个间隙对准；以及　胶带，其固定所述多个封装区域和所述多个连接部。

【技术特征摘要】
1. 一种用于无引线封装的引线框，其特征在于包含多个封装区域，各个所述封装区域包含多个封装单元；多个间隙，其设置在各个所述封装单元的四周；多个连接部，其连接各个所述封装区域；多个开口，其设置在所述多个连接部处，并分别与部分所述多个间隙对准；以及胶带，其固定所述多个封装区域和所述多个连接部。2. 根据权利要求1所述的用于无引线封装的引线框，其特征在于各个所述开口分别与 至少一个所述间隙相连通。3. 根据权利要求1所述的用于无引线封装的引线框，其特征在于各个所述开口的两端 分别与一个所述间隙相连通。4. 根据权利要求1所述的用于无引线封装的引线框，其特征在于所述多个开口是由侧 壁围绕的中空部。5. 根据权利要求1所述的用于无引线封装的引线框，其特征在于另外...

【专利技术属性】
技术研发人员：郭恒菖，侯博凯，林峻莹，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：71[]