凹入式栅极晶体管元件结构及制作方法技术

一种凹入式栅极晶体管元件结构，包括有一凹入式栅极，设于一形成在一半导体基底内的栅极沟渠中，其中该栅极沟渠分为一垂直侧壁部分以及一Ｕ型底部；一源极掺杂区，设于该栅极沟渠一侧的该半导体基底内；一漏极掺杂区，设于该栅极沟渠另一侧的该半导体基底内；及一不对称的栅极氧化层，介于该凹入式栅极与该半导体基底之间的该栅极沟渠上，其中该不对称的栅极氧化层于该凹入式栅极与该漏极掺杂区之间具有一第一厚度，于该凹入式栅极与该源极掺杂区之间具有一第二厚度，且该第一厚度大于该第二厚度。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件结构及制作方法，尤其涉及一种深沟渠电容(deep trench capacitor)动态随机存取存储器(dynamic random access memory ，简称为DRAM)的凹入式栅极(recessed-gate)晶体管元件结构及制作方法。
技术介绍
随着元件设计的尺寸不断缩小，晶体管栅极沟道长度(gate channel lcngth)缩短所引发的短沟道效应(short channel effect ，简称为SCE)已成为半 导体存储器元件进一 步提升集成度及操作效能的障碍。过去已有人提出避免发生短沟道效应的方法，例如，减少栅极氧化层 的厚度或是增加沟道的掺杂浓度等，然而，这些方法却可能同时造成元件 可靠度的下降或是数据传送速度变慢等问题，并不适合实际应用。为解决这些问题，该领域现已逐渐采用凹入式一册杉L(recessed-gate)的 MOS晶体管元件设计，或所谓的U型延伸沟道元件(extended U-shape device,简称为EUD)，藉以提升如动态随机存取存储器(DRAM)等集成电路 集成度以及效能。相较于传统水平置放式MOS晶体管的源极、栅极与漏极，所谓的凹入 式栅极MOS晶体管是将栅极与漏极、源极制作于预先蚀刻在半导体基底中 的沟渠中，并且将^^极沟道区域设置在该沟渠的底部，从而形成一凹入式 沟道(recessed-channel),由此降低MOS晶体管的横向面积，以:提升半导体元件的集成度。然而，前述的凹入式栅极MOS晶体管元件仍有诸多缺点，例如，高栅leakage,简称为GIDL),这些都是导致元件操作效能下降的原因，因此需 要进一步改善及改进。
技术实现思路
本专利技术的主要目的在于提供一种改良的凹入式栅极MOS晶体管元件， 其具有不对称的栅极氧化层结构，可以有效改善元件的操作效能以及漏电流问题。根据本专利技术的优选实施例，本专利技术披露一种凹入式栅极晶体管元件结 构，包括有一凹入式栅极，设于一形成在一半导体基底内的栅极沟渠中，其中该栅极沟渠分为一垂直侧壁部分以及一 U型底部； 一源极4参杂区，设 于该栅极沟渠一侧的该半导体基底内； 一漏极掺杂区，设于该栅极沟渠另 一侧的该半导体基底内；及一不对称的栅极氧化层，介于该凹入式栅极与 该半导体基底之间的该栅极沟渠上，其中该不对称的栅极氧化层于该凹入式栅极与该漏极掺杂区之间具有一第一厚度，于该凹入式栅极与该源极掺 杂区之间具有一第二厚度，且该第一厚度大于该第二厚度。依据另 一优选实施例，本专利技术提供一种形成不同厚度栅极氧化层的方 法，包括有提供一半导体基底，其上形成有一栅极沟渠，其中该栅极沟渠 分为一垂直侧壁部分以及一 U型底部；进行单次的斜角度离子注入工艺， 在该栅极沟渠的单侧的该垂直侧壁部分注入第一掺杂剂；进行一垂直的离 子注入工艺，在该栅极沟渠的该U型底部注入第二掺杂剂；及进行一热氧 化工艺，于注入有该第一掺杂剂的该垂直侧壁部分长出一第一栅极氧化层， 同时于注入有该第二掺杂剂的该U型底部长出一第二栅极氧化层，其中该 第 一栅极氧化层的厚度大于该第二栅极氧化层的厚度。依据又另 一优选实施例，本专利技术提供一种形成不同厚度栅极氧化层的 方法，包括有提供一半导体基底，其上形成有一栅极沟渠，其中该栅极沟 渠分为一垂直侧壁部分以及一U型底部；进行单次的斜角度离子注入工艺， 仅于该栅极沟渠的单侧的该垂直侧壁部分注入一掺杂剂；进行第一热氧化 工艺，于注入有该掺杂剂的该垂直侧壁部分长出一第一栅极氧化层，同时 于该栅极沟渠的其它部位长出 一 第二栅极氧化层，且该第 一栅极氧化层的 厚度大于该第二栅极氧化层的厚度；进行一蚀刻工艺，去除位于该栅极沟 渠的该U型底部上的该第二栅极氧化层，以暴露出部分的该半导体基底； 及进行一第二热氧化工艺，于暴露出的该半导体基底上长出一第三栅极氧 化层。为让本专利技术的上述目的、特征、和优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与图 式仅供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为依据本专利技术优选实施例所绘示的凹入式栅极MOS晶体管元件的剖面示意图。图2为依据本专利技术另 一优选实施例所绘示的凹入式栅极MOS晶体管元件的剖面示意图。图3至图6绘示的是本专利技术优选实施例在栅极沟渠中形成具有三种不 同厚度栅极氧化层的方法的剖面示意图。图7至图IO绘示的是本专利技术仅用单次的离子注入工艺，配合同步蒸汽 法，在栅极沟渠内形成不同的厚度栅极氧化层的示意图。主要元件符号说明1深沟渠电容DRAM阵列10 凹入式栅极MOS晶体管元件10a凹入式栅极MOS晶体管元件11凹入式4册才及12栅极沟渠12a垂直侧壁部分12bU型底部13源极掺杂区14漏极掺杂区15栅极氧化层15a栅极氧化层15b栅极氧化层15c栅极氧化层16U型沟道20深沟渠电容结构22掺杂多晶硅层23侧壁电容介电层24扩散区域26单边埋入导电带30沟渠上盖层40接触插塞100半导体基底具体实施例方式请参阅图1，其为依据本专利技术优选实施例所绘示的凹入式栅极MOS晶 体管元件的剖面示意图。如图1所示，根据本专利技术的优选实施例，凹入式 栅极MOS晶体管元件IO是设置在一深沟渠电容DRAM阵列1中，因此，RCAT)，而每一个凹入式栅极MOS晶体管元件10与一个设置在其邻近位 置的深沟渠电容结构20,共同组成一个DRAM单元胞。根据本专利技术的优选实施例，凹入式栅极MOS晶体管元件10包括有一 凹入式栅极11、 一源极掺杂区13、 一漏极掺杂区14以及一栅极氧化层15。 其中，凹入式栅极11是嵌入于蚀刻至半导体基底100 —预定深度的栅极沟 渠(gate trench)12内，且凹入式栅极11可以包括有多晶硅、金属或者其组合。 栅极沟渠12可分为垂直侧壁部分12a以及U型底部12b,而凹入式栅极 MOS晶体管元件10的U型沟道16即位于U型底部12b。形成在栅极沟渠12表面上的栅极氧化层15可以是由炉管技术、快速 热反应(RTP)工艺或类似的氧化层生长技术所形成，但其中不包括同步蒸汽 法(in-situ steam generation, 简称ISSG)。根据本专利技术的优选实施例，深沟渠电容结构20包括有一掺杂多晶硅 (doped polysilicon)层22以及一,j壁电容介电(sidewall capacitor dielectric)层 23，例如，ONO介电层。掺杂多晶硅层22是用来作为深沟渠电容结构20 的上电极。为简化说明，沟渠电容结构20的埋入式电容下电极(buriedplate) 并未特别显示在图中，而仅简要显示沟渠电容结构20的上部构造。此外，在沟渠电容结构20的上部，利用所谓的单边埋入导电带 (Single-SidedBuried Strap,又称为SSBS)工艺形成有单边埋入导电带26, 以及沟渠上盖层(Trench Top Oxide,简称为TTO)30。其中，沟渠上盖层30 可以是氧化硅所构成，例如，以高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition, HDPCVD)法所沉积。前述的单边埋入导电带工艺通常包括有以下的步骤本文档来自技高网...

【技术保护点】
一种凹入式栅极晶体管元件结构，包括有：　凹入式栅极，设于形成在半导体基底内的栅极沟渠中，其中该栅极沟渠包括侧壁部分，以及连结着该侧壁部分的Ｕ型底部；　源极掺杂区，设于该栅极沟渠一侧的该半导体基底内；　漏极掺杂区，设于该栅极沟渠相对于该源极掺杂区另一侧的该半导体基底内；及　不对称的栅极氧化层，介于该凹入式栅极与该半导体基底之间的该栅极沟渠上。

【技术特征摘要】
1. 一种凹入式栅极晶体管元件结构，包括有凹入式栅极，设于形成在半导体基底内的栅极沟渠中，其中该栅极沟渠包括侧壁部分，以及连结着该侧壁部分的U型底部；源极掺杂区，设于该栅极沟渠一侧的该半导体基底内；漏极掺杂区，设于该栅极沟渠相对于该源极掺杂区另一侧的该半导体基底内；及不对称的栅极氧化层，介于该凹入式栅极与该半导体基底之间的该栅极沟渠上。2. 如权利要求1所述的凹入式栅极晶体管元件结构，其中该不对称的 栅极氧化层于该凹入式栅极与该漏极纟参杂区之间具有第 一厚度，于该凹入 式栅极与该源极掺杂区之间具有第二厚度。3. 如权利要求2所述的凹入式栅极晶体管元件结构，其中该第一厚度 大于该第二厚度。4. 如权利要求2所述的凹入式栅极晶体管元件结构，其中于该凹入式 栅极底面和栅极沟渠的该U型底部间，该不对称的栅极氧化层具有第三厚度。5. —种在沟渠内形成氧化层的方法，包括有提供半导体基底，其上形成有沟渠，其中该沟渠分为侧壁部分以及U 型底部；注入第一掺杂剂于该侧壁的一部分；以及生成第一氧化层于注入有该第一掺杂剂的该侧壁部分，以及于该侧壁 部分的相对侧壁处，生成第二氧化层。6. 如权利要求5所述的在沟渠内形成氧化层的方法，其中该第一氧化 层厚度大于该第二氧化层厚度。7. 如权利要求5所述的在沟渠内形成氧化层的方法，其中，注入该第 一掺杂剂的方法包括斜角度离子注入工艺。8.如权利要求7所述的在沟渠内形成氧化层的方法，其中该第一掺杂 剂包括有氩离子。9.如权利要求5所述的在沟渠内形成氧化层的方法，其中于生成该第二氧化层后还包...

【专利技术属性】
技术研发人员：王哲麒，吴铁将，李中元，林正平，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]