具有顶底互连的可堆叠式IC封装制造技术

本发明专利技术的实施例公开了一种可堆叠式ⅠＣ封装（２１８），包含具有第一主表面和第二主表面（２１２）的芯片（２０６）。第一和第二主表面（２１２）通过相对的成对纵向和横向侧面连接。导电图形（２０２）与芯片的第一主表面电性耦接。导电图形（２１２）延伸经过芯片的纵向侧面并按照基本朝向芯片的方向（２０４）折叠。导电图形限定了与芯片的第一主表面近似共面的第一部分和与芯片的第二主表面近似共面的第二部分。第一和第二部分与另一个可堆叠式ⅠＣ封装可电性连接。支撑材料（２１６）相对于芯片固定地支撑导电图形并支撑彼此间隔、基本平行的导电图形第一和第二部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及可堆叠式IC封装，且尤其涉及具有顶底互连 (interconnect)的可堆叠式IC封装。
技术介绍
IC封装中的小型化和系统封装是具有可堆叠式封装的封装解决方案的 推动力。可堆叠式封装由两个或两个以上的IC封装在单个器件中经互连而构 成，从而有皿减小了体积，该单个器件为芯片堆叠，其通it^L^装IC 的单^##置中一般使用的足印(footprint)可安装于印刷电路板。除形成为堆叠卜，IC封装必须以预定方M此电性互连。 一个当前的 解决方案是来自德国弗劳恩霍夫研究所(FraunhoferInstitute)的Mateh-X 方法。Match-X概念由含有电子器件的a堆叠而构成，在其上利用焊球实现 不同基4l之间的相互互连。载于IEEE Transaction on Advanced Packaging,第 27巻，第2期，2004年5月，Becker等人的腦《絲器件的堆叠式系统级 封装》的文章中讨论过该Match-X。类似地，2002年7月30日伊萨克(Isaak) 公布的专利号为6， 426, 240的美国专利，揭露了一种可堆叠式柔性电路芯片 封装，其包含在其上设置有导电图形的柔性^L。这些参考文献将，引用作 为参考。在装配情况下，柔性J41支撑^A电路芯片的第一侧面，包裹H^电 路芯片的相对平行边，且被固定到与第一侧面相对的集成电路芯片第二侧面的 至少4分上。导电图形限定了沿M电路的第一和第二侧面的两部分，该部 分可以与另一个可堆叠式IC封装电性连接。然而，在现有的两种方法中，缺 点是额外的^^g:被作为载体，这就增加了IC封装的大小。需要提^-种可堆叠式IC封装，来解决上iiJW技术中的至少一些缺点。
技术实现思路
本专利技术已经用于推动集成电路封装的小型化和系统级封装，从而找到具有 可堆叠式封装的封装解决方案。实施例中描述了 一种具有顶底互连的可堆叠式IC封装的装配方法。此方 法包括设置芯片(die)，其包含第一和第二相对纵向侧面，第一和第二i4面，以絲第一i4面上排列的多个触体。设置柔性絲，其包含导电图形并 具有第一和第二端部。芯片的多个触体与导电图形电'l^接。柔性14M目对于 芯片的至少一个纵向侧面、沿至少已知的线折叠，从而将第一和第二端部中的 至少一个以平面布置的方式设置与芯片第二i^面所在平面相对，且在芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接。在柔性M和芯片之间设置支撑材料，用于相对于芯片支撑导电图形。通过去除至少^p 分柔性絲，暴露出导电图形。另一个实施例中，描述了一种可堆叠式IC封装，包括芯片，其具有通 對目对的成对纵向和横向侧面连接的第一i4面和第二i^面。导电图形与芯 片的第一^4面电'l^^。导电图形延伸经过芯片的纵向侧面，并按照J^4月 向芯片的方向折叠。导电图形藉此限定了与芯片的第一i^面近似共面的第一 部分以及与芯片的第二±4面近似共面的第二部分；第一和第二部分中的^— 个与另一个可堆叠式ic封装可电性连接。支撑材料相对于芯片固定地支撑导 电图形，以及支撑彼此间隔、通常为平行关系的导电图形第一和第二部分。在才 本专利技术的另一个实施例中，描述了一种可堆叠式IC封装。该IC封 装包括芯片，其具有通it^目对的成对纵向和横向侧面连接的第一i4面和第 二U面；第一主表面和第二^i4面之间的距离P艮定了芯片的厚度。导电图形 与芯片的第一a面电寸^接，Jbf度小于芯片的厚度。导电图形延伸经过芯 片的纵向侧面，并按照M上朝向芯片的方向4斤叠；导电图形藉此P艮定了与芯 片的第一a面近似共面的第-^分以及与芯片的第二U面近似共面的笫 二部分。第一和第二主表面中的每一个与另一个可堆叠式IC封装可电性连接。 支撑材料相对于芯片固定地支撑导电图形，用于在设置支撑材料的导电图形和 芯片表面之间实现电绝缘，并且用于支撑to匕间隔、通常为平行关系的导电图形第一和第二部分。上述本专利技术的概要说明不意味着代表了本专利技术的^—个公开实施例或每 个方面。M方面和务他实施例将参考附图在下文中详细说明。附图说明本专利技术可以通过下面各个实施例并结合附图来进^t^细描述，从而可以充 分理解本专利技术的内容，图中图1为4娥本专利技术实施例的具有顶底互连的可堆叠式IC封装的装配方法的简要济L^呈图；图2A为供具有顶底互连的可堆叠式IC装配使用的、包含导电图形的临 时M的俯视图2B为固定到图2A中示出的临时J^Ji的芯片的俯视图2C为示出了4斤叠的临时ljtl和芯片的俯视图2D为示出了填充有环倾脂支撑材料的折叠临时絲的俯视图2E为在去除临时基板之后，具有顶底互连的可堆叠式IC封装的俯视图3为4 本专利技术实施例的具有顶底互连的可堆叠式10封装的剖面以及图4为利用才,本专利技术实施例的可堆叠式IC封^^斤装配的芯片堆叠的剖面图。具体实施例方式下面关于本专利技术的i兌明可以4吏熟悉本领域的技#员在，^能据以实 施，并基于特殊应用和条泮而提供。刈7厶开实施例的^^HI^bft于熟悉本々页域 的技术人员A^见的，并iL^此限定的^^理可以在不脱离本专利技术的樹申和 范围的情况下应用于其他实施例和应用中。因此，本专利技术并不局限于揭露的实 施例，而应给予符合在此揭露的原理和特征的最宽范围。参考图1,示出了才娥本专利技术实施例的具有顶底互连的可堆叠式IC封装 的装配方法的简要流程图。在步骤10中，设置芯片(die)，该芯片具有第一 和第^目对纵向侧面，第一和第J^目对横向侧面，第一和第二A面，以4 第一錄面上排列的多个触体。在步骤15中，设置柔性絲，该J^L具有沿 其一个侧面设置的导电图形。该柔性1^包括牺牲层；在实施例中，该柔性基 板为铝或铜基l在步骤20中，芯片安装在临时J^1上并与导电图形经由多 个触体电,)^接。电性耦接比如利用^^P技术实现。例如，互连可以利用引线 #^技 者超声波倒装芯片焊#^支术实现。还可以^^J胶或皿。在步骤25 中，柔性J^沿与芯片每个纵向侧面班^P的虚线折叠，从而在芯片的第二a 面之上按照共面布置的方式设置彼jtbN对的第一和第二端部，用于与第二可堆 叠式IC封装电性连接。在折叠^，在步骤30中，在柔性M和芯片之间设 置支撑材料。该支撑材料优选是环l^t脂，其经过固化和硬化，用于相对于芯 片支撑导电图形。最后在步骤35中，去除柔性基板以^^露出导电图形。在另一个实施例中，柔性基板沿与芯片每个纵向侧面平行的虛线折叠，以便于制造可堆叠式IC封装。当然，导电图形可选择沿柔性M的一个侧面设置，以便沿与芯片每个纵向侧面非平行的虚线支撑柔性a的折叠。优选地， 此折叠使用例如^W技术中的压模机自动完成。例如，可以仅月<务正和成型工具及其类似物使半导体封装的引线成形，例如DIL。根据上文中参考图1所述的方法，临时基板仅在一个方向上折叠。M地， 临时基fel沿与芯片的每个纵向侧面ff比邻的虛线折叠。在另一实施例中，临时基 M两个方向折叠。M地，临时a可选择沿与芯片的每个纵向侧面ffl比邻且 平行的虚线或者沿与芯片的每个横向侧面isrt^且平行的虚线折叠。5^参考图2A，示出了临时基敗200的俯视图，该临时基板包括供装配 具有顶底互连的可堆叠式IC封装使用的导电图形202。临时基敗200利用支持 临时本文档来自技高网...

【技术保护点】
一种具有顶底互连的可堆叠式ＩＣ封装的装配方法（１００），包含：　设置芯片（１０），其包含第一和第二相对纵向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体；　设置柔性基板（１５，２０），其包含导电图形并具有第一和第二端部 ；　将芯片的多个触体与导电图形电性耦接；　将柔性基板相对于芯片的至少一个纵向侧面、沿至少已知的线折叠（２５），从而将第一和第二端部中的至少一个以平面布置的方式设置，其与芯片第二主表面的面相对，且在芯片第一主表面相对的侧面上，用于 与第二可堆叠式ＩＣ封装电性连接；　在柔性基板和芯片之间设置支撑材料（３０），用于相对于芯片支撑导电图形；以及，　通过去除至少一部分柔性基板而暴露导电图形（３５）。

【技术特征摘要】
【国外来华专利技术】1. 一种具有顶底互连的可堆叠式IC封装的装配方法(100)，包含设置芯片(10)，其包含第一和第二相对纵向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体；设置柔性基板(15，20)，其包含导电图形并具有第一和第二端部；将芯片的多个触体与导电图形电性耦接；将柔性基板相对于芯片的至少一个纵向侧面、沿至少已知的线折叠(25)，从而将第一和第二端部中的至少一个以平面布置的方式设置，其与芯片第二主表面的面相对，且在芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接；在柔性基板和芯片之间设置支撑材料(30)，用于相对于芯片支撑导电图形；以及，通过去除至少一部分柔性基板而暴露导电图形(35)。2. 如权利要求1所述的方法，其特征在于，所述折叠包括将柔性J^M目对于芯片的每个纵向侧面、沿至少两条已知线折叠，从而将彼jtbf目对的第一和第二端部以共面布置的方式设置，与第二i^面所在平面相对M与芯片第一i4面相对的侧面上，用于与第二可堆叠式IC封装电性连接。3. 如权利要求l所述的方法，其特征在于，至少已知的线包括与芯片的至少一个纵向侧面w比邻的虛线。4. 如权利要求2所述的方法，其特征在于，至少已知的线包括与芯片的至少一个纵向侧面nftb4卩的虚线。5. 如权利要求l, 2, 3或4中任意一项所述的方法，其特征在于，已知的线平行于芯片的至少一个纵向侧面。6. 如权利要求1至5中任意一项所述的方法，其特征在于，去除至少--^分柔性錄包括去除支撑材料上的^柔性絲。7. 如权利要求1至6中任意一项所述的方法，其特M于，去除至少1分柔性J^包括相对于芯片的第一i^面，去除与芯片的第二i^面所在面相对的侧面上的4^柔性B。8. 如权利要求l至7中任意一项所述的方法，其特征在于，去除至少4分柔性J^L包括除了去除连接芯片第一主表面相对侧面上的柔性a平面和芯片第二主表面所在平面的柔性141平面的一部分柔性141。9. 如权利要求1至8中任意一项所述的方法，其特征在于，包樹目对于芯片的第二a面，去除在芯片第一i^面的相对侧面上的4^柔性J41。10. 如权利要求1至9中任意一项所述的方法，其特M于，支撑材料为环，脂材料，并包括在暴露导电图形之前对环ll^脂材料固化。11. 如权利要求1至10中任意一项所述的方法，其特^E于，折叠柔性基板，使得第一和第二端部不与芯片第二i^面的-^P分相对。12. —种可堆叠式IC封装(218),包含芯片(206)，其具有通i^目对的成对纵向(208)和横向(210)侧面连接的第一i4面和第二^4面(212);导电图形(202)，其与芯片的第一U面电寸i^接，导电图形延伸经过芯片的纵向侧面(208)并按照1^向芯片的方向折叠(204)，导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分，第一和第二部分中的每一个与另一个可堆叠式IC封装...

【专利技术属性】
技术研发人员：JW维坎普，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]