槽形栅静电感应器件制造技术

一种槽形栅静电感应器件，包括下层为型低阻层、上层为Ｎ－型高阻层的硅衬底片、源区及源电极金属层、栅区及栅电极、漏区及漏电极金属层，硅衬底片的上表面是Ｎ＋型源区，硅衬底片的上表面上开有多于一条的槽，每条槽的底部是Ｐ＋型栅区，硅衬底片的下层低阻层是漏区，漏区的下面是漏电极金属层，源区的上面连接掺磷多晶硅层，该掺磷多晶硅层与源电极金属层连接，每条槽的底面和侧面覆盖绝缘层，侧面绝缘层的上面连接掺磷多晶硅层。它可以提高电流密度、改善电流均匀性、降低工艺难度、减少生产成本。它用于集成电路制造业。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及一种槽形栅静电感应器件，属于半导体制造
静电感应器件又称结型功率场效应器件，它具有高压、大电流、高频等一系列优异的性能，有着广阔的应用前景和发展前途。静电感应器件包括静电感应晶体管(Static Induction Transistor．简称SIT)、静电感应晶闸管(Static Induction THyristor．简称SITH)、双极型静电感应晶体管(Bipolar Static Induction Transistor．简称BSIT)等等，SITH又称为场控晶闸管(Field Controlled Thyristor．简称FCT)。槽形栅静电感应器件是近几年发展起来的新一类静电感应器件，与旧有的表面栅静电感应器件和埋栅静电感应器件相比，槽形栅静电感应器件具有电流能力强、电参数一致性好、易于批量生产的优点。槽形栅静电感应器件的基本结构可参考图4～6在下层为低阻层42、上层为高阻层41的硅衬底片4的上表面有N+型源区3，硅衬底片4的上表面上开有许多条槽5，在每条槽5的底部有P+型栅区6，栅区6的上面有栅电极7，硅衬底片4的下层低阻层42是漏区。漏区42可以是N+型，也可以是P+型。源区3的上面有源电极1，漏区42的下面有漏电极8。现有的槽形栅静电感应器件以欧洲专利EP701288、日本专利JP平8-316494、日本专利JP平8-316492、美国专利US5686330为代表。欧洲专利EP701288的槽形栅静电感应器件的剖面图如图4所示。其源电极1(原文称导电块)是用压接方法压在源区3上的一块厚金属板，在压焊以前要经过表面化学机械抛光，进行严格的化学清洗，在高温高压下把衬底和金属板压接在一起。工艺十分复杂，所需设备要求相当精密，所以这种压接的方法只适合于一个大圆片硅衬底只做一只管子的那种高功率的静电感应器件，不适合一个大圆片硅衬底制作成百上千个那些中小功率的静电感应器件。日本专利JP平8-316494和JP平8-316492的槽形栅静电感应器件的剖面图如图5所示。它的槽形栅区6的上面有栅金属层7，栅金属层7与硅衬底片4之间有绝缘层11隔开。在这种结构中，栅金属层7与源电极1是用电子束蒸发或磁控溅射方法在硅衬底片4上同时生长出来的同一层金属，并用光刻和等离子刻蚀(即RIE)的方法相互分离而形成的。由于光刻尺寸受线条分辨率和套刻间距的限制，使源电极1的金属层与栅金属层7之间的距离不可能做得太小，因而使两个相邻的槽5的间距也不可能做得很小。由于在静电感应器件中，槽栅的距离越小，其电流能力越大，开关速度越快，电流均匀性越好，因此该专利的电流能力、开关速度、电流均匀性受到限制，而且RIE金属层非常困难，所需设备昂贵，生产效率低下，维修费用很高，大大增加了生产成本。美国专利US5686330的槽形栅静电感应器件的剖面图如图6所示。该专利使栅金属层和源金属层得以自动分离的自对准技术，是以挖陡直的深槽(10～16um)为基础的，刻陡直的深槽不仅需要昂贵的设备、较长的工时，而且会产生很大的应力，使器件在高压下的漏电剧增，需要采用很多相关措施才能减少漏电。此外，该专利也是用压接的方法把电总线板2压在源电极1上引出到管腿上的，这种结构也不适合中小功率静电感应器件。以上三种形式的槽形栅静电感应器件，其源区是直接往硅衬片上扩磷形成的，因为磷的表面浓度不会超过磷在硅中的固溶度，这就影响了载流子的发射效率，限制了器件的电流密度和正向导电能力。鉴于上述，本技术的目的就是提供一种电流密度大、生产成本低的槽形栅静电感应器件。本技术的目的是这样实现的一种槽形栅静电感应器件，包括下层为型低阻层、上层为N-型高阻层的硅衬底片、源区及源电极金属层、栅区及栅电极、漏区及漏电极金属层，硅衬底片的上表面是N+型源区，硅衬底片的上表面上开有多于一条的槽，每条槽的底部是P+型栅区，硅衬底片的下层低阻层是漏区，漏区下面是漏电极金属层，其特征在于所述源区的上面连接掺磷多晶硅层，该掺磷多晶硅层与源电极金属层连接，所述每条槽的底面和侧面覆盖绝缘层，侧面绝缘层的上面连接掺磷多晶硅层。在本技术的实施措施中所述每条槽的底面绝缘层上连接掺磷多晶硅层。在所述相邻两条槽之间的硅衬底片上层的上表面全部或中间部位为高磷浓度N+型源区。所述硅衬底片下层低阻层漏区为P+型漏区或N+型漏区。所述槽形栅区的槽底有一层金属硅化物，该金属硅化物层的上面覆盖绝缘层。所述槽的深度为1-3微米，两条相邻槽的间距是1-5微米。本技术的槽形栅静电感应器件可以提高电流密度、改善电流均匀性、降低工艺难度、减少生产成本。以下结合技术实例对本技术作详细描述。附图说明图1～3是本技术的结构示意图；图4～6为已有技术的结构示意图。本技术如图1所示多晶硅直接淀积在源区上面，多晶硅隔着绝缘层淀积在槽形栅区上面，透过多晶硅向源区扩磷，源电极金属层通过多晶硅与源区连接。槽形栅上没有栅金属层，栅电极是从侧面引出去的(图中未示)。这样本技术的新结构是在下层为低阻层42上层为N-型高阻层41的硅衬底片4的上表面有N+型源区3，硅衬底片4的上表面开有许多条槽5，在槽5的底部有P+型栅区6，硅衬底片4的下层低阻层42是漏区，在漏区42的下面有漏电极金属层8。其特征是1．源区3的上面与掺磷多晶硅层9连接，掺磷多晶硅层9与源电极金属层1连接；2．每条槽5的底面和侧面覆盖绝缘层10，侧面绝缘层10的上面连接掺磷多晶硅层9，底面绝缘层10的上面全部或部分覆盖掺磷多晶硅层9。由于磷在多晶硅中的浓度可高于磷在单晶中的固溶度，所以，在源区3上先淀积一层多晶硅9，然后透过多晶硅9往硅衬底片4上扩磷，就可以将源区3中磷的表面浓度提高一个数量级，从而显著提高静电感应器件的发射效率，增大静电感应器件的电流放大系数3～7倍，显著地增加可用的正向导通电流密度。槽5的底面和侧面连接的绝缘层10用来防止槽形栅区6与源区3之间的电短路，绝缘层10一般由二氧化硅、磷硅玻璃、氮化硅或它们的复合物组成。用蚀刻的方法把源区3上面的绝缘层10去净，留下覆盖在槽5的底面和侧面的部分。淀积一层多晶硅9覆盖在绝缘层10的上面，并通过多晶硅9往源区3扩磷。源电极1是用电子束蒸发或磁控溅射淀积上去的一层2-3um厚的铝层，可用常规的超声压焊的方法把金丝或铝丝从源电极铝层引到管腿上，因此适合于中小功率静电感应器件的生产。在刻蚀绝缘层10时，由于过蚀会产生缺损，使槽形栅区6的某些点暴露在外面，槽5越浅，这个问题越严重。如果在绝缘层10上直接淀积源电极铝层1，那么，在合金过程中，源电极铝层1就会在暴露在外面的槽形栅区6的某些点穿刺人P+区，造成源区3与栅区6的PN结短路而使器件失效。如果在绝缘层10上淀积一层多晶硅9，通过扩磷，就会把槽形栅区6的某些点由P+型变成N+型。在掺磷多晶硅9上面淀积源电极铝层1，那么源电极铝层1只与掺磷多晶硅9连接，掺磷多晶硅9只与N+型硅连接，不会造成PN结短路。因此按本技术的结构，槽5可以刻得很浅，一般仅为1-3um。浅槽不仅容易刻蚀加工，而且也可避免在芯片内部产生很大的应力。由于本技术的栅电极是从侧面引出的，槽形栅区6上没有栅电极金属层，所以不存在栅电极金属本文档来自技高网...

【技术保护点】
一种槽形栅静电感应器件，包括下层为型低阻层、上层为Ｎ－型高阻层的硅衬底片、源区及源电极金属层、栅区及栅电极、漏区及漏电极金属层，硅衬底片的上表面是Ｎ＋型源区，硅衬底片的上表面上开有多于一条的槽，每条槽的底部是Ｐ＋型栅区，硅衬底片的下层低阻层是漏区，漏区的下面是漏电极金属层，其特征在于：所述源区的上面连接掺磷多晶硅层，该掺磷多晶硅层与源电极金属层连接，所述每条槽的底面和侧面覆盖绝缘层，侧面绝缘层的上面连接掺磷多晶硅层。

【技术特征摘要】
【国外来华专利技术】1．一种槽形栅静电感应器件，包括下层为型低阻层、上层为N-型高阻层的硅衬底片、源区及源电极金属层、栅区及栅电极、漏区及漏电极金属层，硅衬底片的上表面是N+型源区，硅衬底片的上表面上开有多于一条的槽，每条槽的底部是P+型栅区，硅衬底片的下层低阻层是漏区，漏区的下面是漏电极金属层，其特征在于所述源区的上面连接掺磷多晶硅层，该掺磷多晶硅层与源电极金属层连接，所述每条槽的底面和侧面覆盖绝缘层，侧面绝缘层的上面连接掺磷多晶硅层。2．如权利要求1所述的槽形栅静电感应器件，其特征在于所述每条槽的底面绝缘层上连接掺磷多晶硅层。3．如权利要求1所述的槽形栅静电感应器件，其特征在于在所述相邻两条槽之间的硅衬底片上层的上表面全部为...

【专利技术属性】
技术研发人员：李思敏，
申请(专利权)人：李思敏，
类型：实用新型
国别省市：11[中国|北京]