一种槽栅ＳＯＩ ＬＩＧＢＴ器件，涉及半导体功率器件技术。本发明专利技术包括衬底、埋氧层、Ｎ型缓冲层、阳极Ｐ↑［＋］区、阳极金属、Ｎ型漂移区、场氧化层、金属前介质层、Ｐ↑［＋］区、Ｎ↑［＋］区、多晶硅槽栅、ＬＩＧＢＴ器件栅氧化层、Ｐ型沟道区、多晶硅槽栅金属和阴极金属，阴极金属与Ｐ↑［＋］区和Ｎ↑［＋］区连接，Ｐ↑［＋］区１０位于Ｎ↑［＋］区１１和阳极Ｐ↑［＋］区４之间。本发明专利技术降低了栅氧化层附近的电场强度，防止了热载流子注入到栅氧中，增强了器件的可靠性。
【技术实现步骤摘要】
本专利技术涉及半导体功率器件技术。
技术介绍
横向绝缘栅双极型晶体管LIGBT (Lateral Insulated-Gate Bipolar Transistor)常用于高压功率驱动集成电路的输出级，以改进横向双扩 散金属氧化物半导体场效应晶体管LDMOS (Lateral Double-diffused MOSFET)耐压与导通电阻之间的矛盾。SOI技术以其理想的介质隔 离性能、相对简单的介质隔离工艺、使得SOI器件具有寄生效应小、 速度快、功耗低、集成度高、抗辐照能力强等优点。基于SOI技术的 可集成LIGBT器件，由于有源器件与材料衬底和其他高低压器件间采 用完全的介质隔离，有利于避免LIGBT器件发生闩锁效应，且器件易 作为高端或低端开关与其他高低压器件一起单片集成于高压功率集 成电路中。图1给出了传统n沟道LIGBT器件结构图。其中，1为P型或N型 衬底，2为埋氧层，6为N型漂移区，3为与N型漂移区6掺杂类型相 同的N型缓冲层，4为阳极P+区，其上有阳极金属5， 7为场氧化层， 8为金属前介质层，12为多晶硅栅，13为LIGBT器件栅氧化层，15 为多晶硅栅金属，14为器件P型沟道区，9为浓度较P型沟道区14高 的P型区，10为P+区，11为N+区，P+区10和N+区11与阴极金属16 相接。与LDMOS相比，LIGBT有阳极P+区4， P+区4与N型缓冲层3、N型漂移区6、 P型沟道区14和N+区11构成寄生晶闸管结构，大电流 工作时易于发生闩锁效应，使得LIGBT失去栅控能力，器件失效。
技术实现思路
本专利技术所要解决的技术问题是，提供一种槽栅SOI LIGBT器件， 能够避免寄生NPN管开启，防止LIGBT器件发生闩锁效应。本专利技术解决所述技术问题采用的技术方案是，槽栅SOI LIGBT器 件，包括衬底、埋氧层、N型缓冲层、阳极P+区、阳极金属、N型漂 移区、场氧化层、金属前介质层、P+区、N+区、多晶硅槽栅、LIGBT 器件栅氧化层、P型沟道区、多晶硅槽栅金属和阴极金属，阴极金属 与P+区和N+区连接，P+区位于N+区和阳极P+区之间，即N+区处于P+区 的外侧，P+区处于N+区的内侧。进一步的说，P型沟道区内侧设置有浓度较高的P型区。多晶硅 槽栅与埋氧层相接。在N型漂移区中设置有Ptop区。本专利技术的有益效果是，通过将P+区做到N+区和阳极P+区之间，使 得阳极？+区注入的空穴直接被？+区收集，减小寄生NPN管的基极电 流，避免寄生NPN管开启，防止LIGBT器件发生闩锁效应。同时，多 晶硅槽栅和P型沟道区下的N型漂移区由于JFET耗尽效应，使得阳极 加较小电压时便能耗尽，降低了栅氧化层附近的电场强度，防止了热 载流子注入到栅氧中。以下结合附图和具体实施方式对本专利技术作进一步的说明。 附图说明图1是常规n沟道LIGBT器件结构图。图2是作为实施例1的槽栅SOILIGBT器件结构示意图。 图3是作为实施例2的槽栅SOI LIGBT器件结构示意图。 图4是作为实施例3的槽栅SOI LIGBT器件结构示意图。 图5是作为实施例4的槽栅SOI LIGBT器件结构示意图。 图6是实施例5的结构示意图，即漂移区增加Ptop区所形成的 Double RESURF (Reduced SURface Field)槽栅SOI LIGBT器件。图中，1为P型或N型衬底，2为埋氧层，3为N型缓冲层，4为阳 极P+区，5为阳极金属，6为N型漂移区，7为场氧化层，8为金属前 介质层，9为浓度较高的P型区，10为P+区，11为N+区，12为多晶硅 槽栅，13为LIGBT器件栅氧化层，14为器件P型沟道区，15为多晶 硅槽栅金属，16为阴极金属，17为多晶硅场板，18为Ptop区。 具体实施例方式本专利技术通过将P+区10做到N+区11和阳极P+区4之间，使得阳极 P+区4注入的空穴直接被P+区10收集，从而减小由N+区11、 P型沟 道区14和N型漂移区6构成的寄生NPN管的基极电流，使得寄生NPN 管不易开启，避免闩锁效应。同时，多晶硅槽栅12禾aP型沟道区14 下的N型漂移区6由于JFET耗尽效应，使得阳极加较小电压时便能耗 尽，降低了栅氧化层13附近的电场强度，从而防止热载流子注入到 栅氧中。在器件导通时，槽栅SOI LIGBT反型沟道形成，在阳极施加正电 压时，反型沟道中的电子电流注入到漂移区中，为由阳极P+区4、 N 型缓冲层3、 N型漂移区6、 P型区9和P+区10形成的PNP管提供基极电流，使得P+区4注入空穴至N型漂移区6，对N型漂移区6进行电导 调制，降低器件的导通电阻。阳极P+区4注入的空穴经N型漂移区6 后，直接由P型区9、 P+区10流出，不会使由N+区11、 P型沟道区14 和N型漂移区6构成的寄生NPN管开启，避免了LIGBT器件内寄生晶 闸管的闩锁效应，使得本专利技术的槽栅SOI LIGBT具有大的安全工作 区。同时，多晶硅槽栅12和P型沟道区14下的N型漂移区6由于JFET 耗尽效应，使得阳极加较小电压时便能耗尽，降低了栅氧化层13附 近的电场强度，从而防止热载流子注入到栅氧中，增强了器件的可靠 性。实施例1:参见图2。其中，阳极P+区4与阳极金属5连接，P型区9的浓度 较P型沟道区14高，P+区10和N+区11与阴极金属16相接。N+区11 通过LIGBT器件栅氧化层与多晶硅槽栅12连接，多晶硅槽栅12与多 晶硅槽栅金属15连接。实施例2:参见图3。本实施例与实施例1的区别在于，本实施例的多晶硅 槽栅12与埋氧层2相接，借助JFET效应，增强P型沟道区14下的 N型漂移区6耗尽，进一步降低了栅氧化层13附近的电场强度。实施例3:参见图4。本实施例的P型区9由P型沟道区14同时形成，从而 节约掩模版数，减少工艺复杂度。 实施例4:参见图5。本实施例是带有多晶硅场板17的槽栅SOI LIGBT器 件，在金属前介质层内设置有多晶硅场板17。通过采用场板技术改 善器件承受高压时的漂移区表面电场分布，改善了器件的击穿特性。实施例5:参见图6。本实施例为漂移区增加Ptop区18的双RESURF槽栅 SOI LIGBT器件，在N型漂移区6中增加Ptop区18，优化器件承受 高压时的表面场分布。Ptop区18位于场氧化层7下的N型漂移区6 中。权利要求1、一种槽栅SOI LIGBT器件，包括衬底(1)、埋氧层(2)、N型缓冲层(3)、阳极P+区(4)、阳极金属(5)、N型漂移区(6)、场氧化层(7)、金属前介质层(8)、P+区(10)、N+区(11)、多晶硅槽栅(12)、LIGBT器件栅氧化层(13)、P型沟道区(14)、多晶硅槽栅金属(15)和阴极金属(16)，阴极金属(16)与P+区(10)和N+区(11)连接，其特征在于，P+区(10)位于N+区(11)和阳极P+区(4)之间。2、 如权利要求l所述的槽栅SOI LIGBT器件，其特征在于，P 型沟道区(14)内侧设置有浓度较高的P型区(9)。3、 如权利要求1所述的槽栅SOILIGBT器件，其特征在于，多 晶硅槽栅(12)与埋氧层(2)相接。4、 如权利要求l所述的槽栅SOILIGBT器件，其特征在于，在 金属前介质层(8)内设置有多晶硅本文档来自技高网...
【技术保护点】
一种槽栅ＳＯＩ ＬＩＧＢＴ器件，包括衬底（１）、埋氧层（２）、Ｎ型缓冲层（３）、阳极Ｐ↑［＋］区（４）、阳极金属（５）、Ｎ型漂移区（６）、场氧化层（７）、金属前介质层（８）、Ｐ↑［＋］区（１０）、Ｎ↑［＋］区（１１）、多晶硅槽栅（１２）、ＬＩＧＢＴ器件栅氧化层（１３）、Ｐ型沟道区（１４）、多晶硅槽栅金属（１５）和阴极金属（１６），阴极金属（１６）与Ｐ↑［＋］区（１０）和Ｎ↑［＋］区（１１）连接，其特征在于，Ｐ↑［＋］区（１０）位于Ｎ↑［＋］区（１１）和阳极Ｐ↑［＋］区（４）之间。
【技术特征摘要】
【专利技术属性】
技术研发人员：乔明，罗波，杨帆，刘新新，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。