晶体管及制造该晶体管的方法技术

一种用特有的方法制造的晶体管，该方法包含在形成栅极之前形成源极／漏极区，然后形成与源极／漏极接触但与栅极绝缘的源极／漏极接区，该晶体管包含ＭＯＳＦＥＴ结构，在该结构中，在半导体基片上的两个相同的导体彼此相隔一预定距离，在各导体下方以与它电连接的方式形成源极／漏极扩散区，在两者之间的半导体基片上形成栅极氧化膜，栅极延伸到两分开的导体之上方，但与之绝缘。它确保了足够的掩模定位容差，并有广泛的应用，不仅应用于晶体管，还可应用于ＤＲＡＭ和ＳＲＡＭ。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及一种晶体管和制造该晶体管的方法，尤其涉及与该方法有关的掩模定位容差的改善。在制造MOSFET时，在形成栅极后形成源极/漏极，然后在该区域形成触点孔。然而，这些工艺可能引起这样一个问题，即，在触点和栅极之间形成短路。解决该问题的方案包括进行精确的掩模定位和在触点和栅极之间留出足够的距离。但前一解决方案需要非常昂贵的设备，导致生产成本上升，而后一解决方案是生产高集成度半导体器件的一个显著的障碍。因此，本专利技术的一个目的在于克服上述问题，提供一种制造晶体管的方法，它能在光敏膜工艺中确保足够的掩模定位容差。本专利技术的另一目的在于提供一种晶体管，它具有能容易制造并能广泛应用的结构。根据本专利技术的一个方面，提供了一种制造晶体管的方法，它包含下列步骤在半导体基片上淀积第一绝缘膜；有选择地蚀刻第一绝缘膜，形成触点孔，通过该孔使半导体基片的源极/漏极区暴露；向半导体基片的暴露区注入掺杂剂，以形成源极/漏极扩散区，所述掺杂剂的类型与半导体基片不同；向触点孔填充导电材料形成导体；对第一绝缘膜进行干蚀剂，以在导体侧壁形成第一绝缘膜衬垫；在如此暴露的半导体基片和导体上分别形成栅极氧化膜和导体氧化膜；在得到的结构上按顺序淀积栅极导电层和第二绝缘膜；通过使用栅极掩模，有选择地蚀刻导电层和第二绝缘膜，形成栅极和第二绝缘膜图案；在栅极侧壁上形成第三绝缘膜衬垫；蚀刻导体顶部的导体氧化膜使导体暴露；以及形成与导体相连但与栅极绝缘的源极/漏极接区。按照本专利技术的另一方面，提供一种晶体管，它包含MOSFET结构，在该结构中，半导体基片上的两个相同的导体彼此相距一预定距离，在各导体下以与导体电连接的方式形成源极/漏极扩散区，在两者之间的半导体基片上形成一栅极氧化膜，栅极延伸到两个分开的导体上方但与它们相绝缘。参照附图对本专利技术的较佳实施例的详细描述将使本专利技术的上述目的和其它优点变得更明显；其中附图说明图1A至1D是示出了根据本专利技术制造晶体管的方法的截面示意图；图2是应用了本专利技术的晶体管的动态随机存取存储器(DRAM)的截面图。参照附图能最好地理解本专利技术的较佳实施例的应用，图中，相同的参考标号分别用于相同或相应的部件。图1示出了根据本专利技术的制造晶体管的较佳的自定位工艺步骤。下面将结合图1A至1D详细描述这些步骤。首先，如图1A所示，在半导体基片1上形成元件隔离绝缘膜2，并在得到的结构的全部表面上淀积第一绝缘膜3，对第一绝缘膜3有选择地蚀刻，形成触点孔，半导体基片的源极/漏极部分通过这些触点孔暴露。在该图中，还示出了用离子注入机向触点区注入类型与半导体基片类型不同的掺杂剂，形成源极/漏极扩散区，随后再有选择地在触点孔内生成导体4。或者可以通过淀积导体材料层并对它进行无掩模的蚀刻而形成导体4。其次，参见图1B，对第一绝缘膜3进行各向异性的干蚀剂，在各导体4的侧壁上形成绝缘膜衬垫3A，随后，在暴露的基片上形成了棚极氧化膜5。此时，在各导体4的顶部形成导体氧化膜5A。接着，参见图1C，按顺序淀积栅极导电层和第二绝缘膜，并用栅极掩模对它们有选择地蚀刻，分别形成栅极6和第二绝缘膜图案7。此后，淀积第三绝缘膜，并对它进行各向异性蚀刻，在栅极6侧壁上形成第三绝缘膜衬垫。对导电氧化膜5A上暴露的区域进行蚀刻，并向基片1扩散与半导体基片1类型不同的掺杂剂，形成扩散区12。第三绝缘膜衬垫8可以在形成栅极6后蚀刻导电氧化膜的暴露区之后形成。最后，参照图1D，在从图1C得到的结构的整个表面上沉积一导电层，在源极/漏极接区掩模下进行蚀刻，形成与导体4接触并与栅极6交叠的源极/漏极接区9。形成用于平面化的第四绝缘膜10，然后在源极/漏极触点掩模下蚀刻，形成触点孔，通过这些触点孔使源极/漏极接区9的一部分暴露，然后形成与源极/漏极接区9接触的导电层。根据上述的方法，由于以元件隔离绝缘膜2和栅极6交叠的方法形成源极/漏极接区9，所以用源极/漏极触点掩模对用于平面化的第四绝缘膜10蚀刻时能充分地保证触点掩模的定位容差，形成通过其使源极/漏极接区9一部分暴露的触点孔。图2示出了本专利技术的晶体管应用于DRAM的情况。首先，把两个用与图1相同的工艺制造的晶体管对称地配置。此后，通过一触点孔使左源极/漏极接区9暴露。然后，把一电容的存储电极12填入该触点孔9。在与源极/漏极接区9接触的存储电极12上顺序形成电介质膜13和平板电极14。形成第五绝缘膜15，并例如通过一接触孔使右源极/漏极接区9暴露，有选择地蚀刻第五绝缘膜15。此后通过填充该接触孔使位线16与右源极/漏极接区9接触。如上所述，本专利技术的方法不仅能在制造高集成度的半导体器件时充分保证光敏膜工艺的掩模定位容差，还能广泛应用于包括DRAM和静态随机存取存储器(SRAM)等元件上。对于那些熟练人员来说，在阅读了上述揭示的内容之后能容易地理解本专利技术的其它特点、优点和实施例。在这一点上，虽然已经相当详细地描述了本专利技术的具体实施例，但可以不脱离上面描述和提出权利要求的专利技术精神和范围而对这些实施例作出变动和修改。本文档来自技高网...

【技术保护点】
一种晶体管，包含ＭＯＳＦＥＴ结构，其特征在于，在半导体基片上的两个相同的导体彼此相距一预定距离，在各导体下方以与导体电连接的方式形成源极／漏极扩散区，在两者之间的半导体基片上形成一栅极氧化膜，栅极延伸到两个独立的导体上方但与它们相绝缘。

【技术特征摘要】
KR 1994-7-20 94-175501.一种晶体管，包含MOSFET结构，其特征在于，在半导体基片上的两个相同的导体彼此相距一预定距离，在各导体下方以与导体电连接的方式形成源极/漏极扩散区，在两者之间的半导体基片上形成一栅极氧化膜，栅极延伸到两个独立的导体上方但与它们相绝缘。2.根据权利要求1所述的晶体管，其特征在于所述源极/漏极接区与所述导体相连，并与所述栅极交叠，但与其绝缘。3.根据权利要求2所述的晶体管，其特征在于所述源极/漏极接区与源极/漏极电极或与位线和一电容器的存储电极相连。4.一种制造晶体管的方法，其特征在于，包含下列步骤在半导体基片上淀积第一绝缘膜；有选择地蚀刻第一绝缘膜，形成触点孔，通过该孔使半导体基片的源极/漏极部分暴露；向半导体基片的暴露区注入掺参剂，以形成源极/漏极扩散区，所述掺杂剂的类型与半导体基片的类型不同；向触点孔填充导电材料形成导体；对第一绝缘膜进行干蚀刻，以在导体侧壁形成衬垫；在如此暴露的半导体基片和导体上分别形成栅极氧化膜和导体氧化膜；在得到的结构上按顺序淀积栅极...

【专利技术属性】
技术研发人员：朴星昱，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]