半导体封装和固定方法技术

一种半导体封装，它包括：矩形带薄膜，在带薄膜上形成的由导电材料的接线构成的接线图案，电连接到接线图案的一端的半导体芯片以及在接线图案的另一端形成的用于插入导针的孔，一种用于在接线衬底上堆积和固定多个半导体封装的方法，它包括以下步骤：首先把导针在接线衬底上垂直定位，然后把这些导针穿过半导体封装上的孔。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体封装和固定该封装的方法，尤其涉及通过堆积和固定若干例如具有相同存储器总线线路的器件能在衬底上有更高集成度的半导体封装。在印刷线路板上例如LSI电路元件的固定传统上包括在同一平面上的诸如方形扁平封装(QFP)和网格插针阵列(PGA)的固定封装，因而导致系统错综复杂以及衬底表面积增大。然而，为了满足近年来对更高集成度的半导体集成电路以及更高集成度的衬底的日益增长的要求，已经开发各种半导体封装和封装方法。因为半导体封装的高度与其表面尺寸相比一般很低，通过将半导体封装堆积和固定可以达到更高的衬底密度。日本专利公开No.107675/86公开了半导体封装的堆积和固定方法的一个例子。图1和图2说明在日本专利公开No.107675/86中公开的半导体封装的堆积和固定的半导体封装。在这些图中使用堆积针框101堆积和固定作为半导体封装的无引线芯片载体104。如图2所示，无引线芯片载体104在矩形封装的周边有加工成半圆凹口的多个电极108。堆积针框101在其上表面有导柱105和框架102，导柱105用于使无引线芯片载体104的四角定位，框架102垂直地支承多根柔性的连接针103，连接针103对应于随后由导柱105定位的无引线芯片载体104的电极108。利用这种类型的堆积针框101，可以支承多个无引线芯片载体104，并且使它们与连接针103电连接，具体做法是从上面插入无引线芯片载体104，使其被多个连接针103所包围，同时每个连接针103和电极108相配合。然后，通过把伸出在这堆积针框101的框架102之下的连接针103插入印刷线路板109的穿孔，可以在印刷线路板109上堆积和固定多个无引线芯片载体104。然而，上述堆积和固定无引线芯片载体的方法需要使用具有比该器件更大平面面积和厚度的堆积针框，因而需要占用固定芯片载体的线路板上方的过多的空间。此外，这种固定是通过将多个柔性连接针中的每一个插入电极中，以建立与器件的电连接而实现的，从连接可靠性来说与例如焊接方法相比这种连接方法是低劣的。而且，在这方法中器件插在柔性针之间，由于带薄膜强度的因素，使用例如带薄膜的材料来固定半导体封装是复杂的。本专利技术的目的是提供一种半导体封装和一种半导体封装固定方法，它使用堆积和固定，用以在衬底上达到更高集成度，减小固定衬底垂直方向的空间，并且，既保证电连接又保证对固定时的应力的灵活适应。为了达到上述目的，本专利技术的特征在于在带薄膜上有导电材料的接线图案的半导体封装中，在接线图案的一侧有用于与芯片连接的部分，在接线图案的另一侧有用于插入导针的孔，借助导针达到与外界的电连接。在上述半导体封装中除了孔以外二个侧面最好是绝缘的。此外，半导体封装在带薄膜的外边缘最好有塑料护环，用于保护堆积和固定的半导体封装以及上面和下面器件之间的稳定性，而且半导体封装在护环的上和下表面上最好有在半导体封装堆积时相互咬合的凸头和凹口。本专利技术的特征在于在接线衬底上堆积和固定任何上述半导体封装时，用于与接线衬底连接的导针首先垂直方向定位，再通过将导针插入半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。此外，本专利技术也可以是这样一种方法导针先附装在盖帽上，然后通过将导针从上面插入，穿过半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。依照本专利技术的半导体封装在带薄膜上具有导电材料构成的接线图案，在接线图案的一侧有与芯片连接的部分和在接线图案的另一侧有用于插入导针的孔。通道首先使用于连接的导针在接线衬底上垂直定位，然后将导针插入半导体封装的孔，或者先将导针附装在盖帽上，通过将导针从上面插入，穿过半导体封装的孔，在接线衬底上堆积和固定这种半导体封装。此外，因为依照本专利技术的半导体封装由带薄膜构成，所以，所形成的封装很薄，具有极佳的散热性，而且有柔软性；尤其对于具有例如相同存储器总线的器件来说，当在接线衬底上堆积和固定时，减小了在固定衬底上垂直方向的空间，并且，可以灵活地适应由于如接线衬底的挠曲这样的因素引起的固定时发生的应力。从以下结合附图说明本专利技术的最佳实施例的介绍中可以清楚地看到本专利技术的上述和其他目的，特点和优点。图1是日本专利公开No.107675/86中公开的半导体封装的堆积和固定的先有技术的例子。图2是日本专利公开No.107675/86中公开的半导体封装的堆积和固定的先有技术的例子。图3是依照本专利技术的半导体封装的第一实施例的平面图。图4是沿图3线A-A所取的剖面图。图5是表示图3所示的半导体封装在衬底上堆积和固定的剖面图。图6是表示图3所示的半导体封装在衬底上堆积和固定的剖面图。图7是依照本专利技术的半导体封装的第二实施例的平面图。图8是依照本专利技术的半导体封装的第三实施例的平面图。图9是沿图8的线B-B所取的剖面图。图10是表示图8中所示半导体封装堆积和固定的剖面图。图11是表示图8中所示半导体封装堆积和固定的剖面图。图12是依照本专利技术的半导体封装的第四实施例的纵向剖面图。图13是表示图12中所示半导体封装堆积和固定的剖面图。图14是表示图12中所示半导体封装堆积和固定的剖面图。以下结合附图说明本专利技术实施例的结构。第一实施例图3是依照本专利技术的半导体封装第一实施例的平面图，图4是沿图3线A-A所取的剖面图，而图5和图6是表示图3中所示的半导体封装在衬底上堆积和固定。如图3所示，这种半导体封装的结构是由以下各部分构成的矩形带薄膜1，在带薄膜上形成并且由导电材料组成的接线构成的接线图案2，与接线图案2的一端电连接的半导体芯片3，以及在接线图案2的另一端形成的供导针(待说明)插入和连接的孔4。供导针插入的孔4沿带薄膜1的外边缘排成一行。如图4所示，半导体封装的正面和反面除了导针插入孔4附近以外由保护膜5绝缘，以防止在堆积和固定时发生短路。在半导体芯片3的正面部分涂以树脂涂层6。上述半导体芯片3也可以面朝下，通过例如焊料突起处与薄膜1的接线图案电连接。如图5所示，这种类型半导体封装的堆积和固定可以通过以下步骤来实现首先把用于将各半导体封装连接在一起的导针9在接线衬底8上垂直定位，然后使导针9穿过半导体封装7的孔4。这里，导针9和孔4可以通过焊接连接，并且，对于此方法，焊接可以运用激光焊接实现，以克服通常焊料返流引起的困难。导针9突出在一组堆积和固定的半导体封装7的最上面部分，并且因此使用盖帽10，来保护和夹紧导针9，防止水平方向位移。另一种方法是，不用图5所示的首先使导针9在接线衬底8上垂直定位，导针9可以如图6所示贴附在盖帽10上，然后当半导体封装7为堆积状态时，导针从上面穿过孔4和插入接线衬底8。根据上述例子，对于具有例如相同存储器总线的器件，当器件堆积和固定时可以共用同一信号线，并且通过以下方法能够实现衬底上高集成度设置地址线、数据线、芯片选择信号线、以及具有用于将封装连在一起的多个孔的区域，并且，通过输入芯片选择信号，并译码进行操作，对每一器件存取。此外，因为可以简化接线衬底上每种信号线的图案的结构，所以，衬底上接线图案电感也可以减小。而且，本专利技术使半导体封装的堆积和固定能够由带薄膜构成，这是一种更薄的封装，并且，与例如使用塑料模压生产的无引线芯片载体相比具有更好的散热特性。因为塑料无引线芯片载体厚度一般约2mm，而使用带薄膜作为本文档来自技高网...

【技术保护点】
由带薄膜构成的半导体封装，其特征在于：所述带薄膜具有导电材料的接线图案，所述带薄膜在所述接线图案的一端上有用于与芯片连接的部分和在所述接线图案的另一端上有用于插入导针的孔，以及通过所述导针能与另一电气元件电连接。

【技术特征摘要】
【国外来华专利技术】JP 1995-8-10 204672/951.由带薄膜构成的半导体封装，其特征在于所述带薄膜具有导电材料的接线图案，所述带薄膜在所述接线图案的一端上有用于与芯片连接的部分和在所述接线图案的另一端上有用于插入导针的孔，以及通过所述导针能与另一电气元件电连接。2.依照权利要求1的半导体封装，其特征在于除了所述孔以外所述半导体封装的正反面是绝缘的。3.一种半导体封装固定方法，其特征在于通过以下步骤而把多个半导体封装堆积和固定在接线衬底上首先把用于连接的导针在接线衬底上垂直定位，然后，把所述导针插入根据权利要求2的半导体封装的孔。4.一种半导体封装固定方法，其特征在于通过首先把导针附装在盖帽上，然后将所述导针从上面插入，穿过依照权利要求2的半导体封装中的孔，在接线衬底上堆积和固定多个半导体封装。5.由带薄膜构成的半导体封装，其特征在于所述带薄膜具有导电材料的接线图案，所述带薄膜在所述接线图案的一端有用于与芯片连接的部分和在所述接线图案的另一端有用于插入导针的孔，...

【专利技术属性】
技术研发人员：伊东伸行，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]