集成电路的制造方法技术

一种集成电路的制造方法。其步骤：在Ｐ型硅半导体基板上形成第一氧化硅垫层和第一氮化硅，并形成第一光阻图案，再蚀去第一氮化硅以形成第一氮化硅图案。然后，以第一光阻图案离子布植护罩以形成Ｎ掺杂区域。接着，形成第二光阻图案，并蚀去第一氮化硅图案以形成第二氮化硅图案，该图案位于Ｎ及Ｐ井区之间。以第二光阻图案作为离子布植护罩，在Ｐ型硅半导体基板形成Ｐ掺杂区域。再进行井区驱入以形成Ｎ及Ｐ井区，在井区驱入过程形成氧化物，使得在第二氮化硅图案跟氧化物之间形成阶梯以作为后续加工的对准标记。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术关于一种，特别是一种集成电路双井区形成中(twin-well process)对准标记(alignment mark)的形成方法，是利用双氮化硅蚀刻(double nitride etching)方法中提供对准标记的方法。在集成电路的制造过程中，会产生起伏不平的各形成层表面，这些起伏不平的表面在硅半导体基板上仿佛是一个标记(mark)，人们可利用标记起到微影曝光制程的不同层次的光罩的对准(alignment)作用。例如，隔离电元件的场氧化层突出硅半导体基板表面大约1000到3000埃之间，便可作为后续多晶硅栅极的微影曝光工艺的对准标记。问题是，传统双井区集成电路工艺(twin-well process)所形成的各层表面在N井区跟P井区之间呈现高低差，而由于光学效应的影响将造成光阻临界值(critical dimension)不易控制。另外以目前半导体广泛应用的Nikon步进对准机而言又必须考虑其对准标记，藉以改善工艺步骤达到一定目的。本专利技术的主要目的在于提供一种形成有对准标记(alignment mark)的。此方法首先在P型硅半导体基体上形成第一氧化硅垫层和第一氮化硅，接着，利用微影技术形成第一光阻图案，并以所述第一光阻图案作为蚀刻护罩(etching mask)，利用电浆蚀刻技术蚀去所述第一氮化硅以形成第一氮化硅图案。然后，以所述第一光阻图案作为离子布植护罩(implantation mask)，通过＂第一氧化硅垫层＂进行N型离子布植，以在所述P型硅半导体基板形成N掺杂区域(N-doped region)，并去除所述第一光阻图案。接着，利用微影技术形成第二光阻图案，并以所述第二光阻图案作为蚀刻护罩，利用电浆蚀刻技术蚀去所述“第一氮化硅图案”以形成第二氮化硅图案，所述第二氮化硅图案的位置介于N井区跟P井区之间。然后，以所述第二光阻图案作为离子布植护罩，通过“第一氧化硅垫层”进行P型离子布植，以在所述P型硅半导体基板形成P掺杂区域(P-doped region)，并去除所述第地光阻图案。接着，在高温环境下进行井区驱入步骤，以活化所述N掺杂区域与P掺杂区域，以分别形成N井区跟P井区(N-well and P-well)，然后去除所述“第二氮化硅图案”。在井区驱入过程会形成氧化物，使得在所述“第二氮化硅图案”跟“氧化物”之间形成具高度的阶梯是因氮化硅会抑制二氧化硅的生筏，故形成一阶梯以作为对准标记(alignment mark)，作为后续微影曝光对准之用。接着，形成第二氧化硅垫层和第三氮化硅，再利用微影技术形成第三光阻图案，并以所述第三光阻图案作为蚀刻护罩，利用电浆蚀刻技术蚀去N井区跟P井区之间的所述第三氮化硅以露出所述第二氧化硅垫层，以形成“第三氧化硅图案”。然后，在含氧气的高温环境中，以所述“第三氮化硅图案”作为氧化护罩(oxidation mask)，在露出的所述第二氧化硅垫层区域形成场氧化层(fieldoxide)。本专利技术与现有技术相比具有如下效果由于所述“第二氮化硅图案”的位置对称的介于N掺杂区域跟P掺杂区域之间，故形成场氧化层后，所述N井区跟P井区以场氧化层作为对称中心，呈现对称一致的各层表面。场氧化层可以作为一个理想的微影制程的对准标记(alignment mark)，供后续工艺对准之用，因此可保证后续工艺的质量。附图的简要说明附图说明图1到图11是本专利技术实施例的制作产品的剖面示意图。本专利技术的详细说明以下利用P型硅半导体基板作为实施例说明本专利技术的方法，但本专利技术的方法可以延伸推广到用N型硅半导体基板。请参考图1、图2和图3。首先，在P型硅半导体基板1上形成第一氧化硅垫层3和第一氮化硅5，如图1所示，接着，利用微影技术形成第一光阻图案7，如图2所示，并以所述第一光阻图案7作为蚀刻护罩，利用电浆蚀刻技术蚀去所述第一氮化硅5以形成“第一氮化硅图案5A”，然后，以所述第一光阻图案7作为离子布植护罩，通过“第一氧化硅垫层3”进行N型离子布植9，以在所述P型硅半导体基板1形成N掺杂区域11，如图3所示。所述“第一氧化硅垫层3”通常是以热氧化技术形成，氧化温度约1000℃，其厚度介于320到380埃之间。所述“第一氧化硅5”是以低压化学气相沉积法形成，其反应温度约760℃，反应压力约350毫托尔，反应气体是SiH2Cl2和NH3，其厚度介于1350到1650埃之间。形成N掺杂区域11的N型离子通常是磷(P31)，其离子布植剂量介于1E11，到1E13原子/平方公分之间，离子布植能量介于50到150Kev之间。另外，对所述“第一氮化硅5”的电浆蚀刻，可以利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE)，通常是利用磁场增强式活性离子式电浆蚀刻技术，其电浆反应气体是CF4、CHF3、Ar和O2气体。请参考图4、图5和图6。利用氧气电浆和硫酸溶液去除所述第一光阻图案7后，接着，利用微影技术形成第二光阻图案13，如图4所示，并以所述第二光阻图案13作为蚀刻护罩，利用电浆蚀刻技术蚀去所述“第一氮化硅图案5A”以形成第二氮化硅图案5B，如图5所示，所述“第二氮化硅图案5B”的位置将介于N井区跟P井区之间。然后，以所述第二光阻图案13作为离子布值护罩，透过“第一氧化硅垫层3”进行P型离子布植15，以在所述P型硅半导体基板1形成P掺杂区域17(P-doped region)如图6所示，最后利用氧气电浆和硫酸溶液去除所述第二光阻图案13。形成P掺杂区域17的P型离子通常是硼(B11)，也可以是二氟化硼(BF2)，其离子分值剂量介于lE12到1E13原子/平方公分之间，其离子布值能量则介于10到80Kev之间。对所述“第一氮化硅图案5A”的电浆蚀刻，也是利用磁场增强式活性离子式电浆蚀刻技术，其电浆反应在气体是CF4、CHF3、Ar和O2气体。请参考图7。接着，在含氮气和氧气的高温的环境下进行井区驱入步骤(well drive-in)，以活化所述N掺杂区域11与P掺杂区域17，以分别形成N井区11A跟P井区17A(N-well and P-well)，另一方面，在井区驱入过程会形成氧化物19，其厚度介于2000到2400埃之间，如图7所示。请注意，完成井区驱入后，在所述“第二氮化硅图案5B”跟“氧化物19”之间形成了高度约1000埃的阶梯99，如图7所示，所述“阶梯99”附近呈现对称一致的表层，能作为对准标记(altnment mark)，可为后续微影曝请参考图8、图9和图10。利用氧气电浆或磷酸溶液去除所述“第二氮化硅图案5B”后，接着形成第二氧化硅垫层21和第三氮化硅23，如图8所示，然后，利用微影技术形成第三光阻图案25，如图9所示，并以所述第三光阻图案25作为蚀刻护罩，利用电浆蚀刻技术蚀去N井区11A跟P井区17A之间的所述第三氮化硅23以露出N井区11A跟P井区17A之间的所述第二氮化硅垫层21，以形成“第三氮化硅图案23A”，再利用氧气电浆和硫酸溶液去除所述第三光阻图案25，如图10所示。同样的，所述“第二氧化硅垫层21”也是以热氧化技术形成，氧化温度约1000℃，其厚度介于320到380埃之间。所述“第三氮化硅本文档来自技高网...

【技术保护点】
一种集成电路的制造方法，包括以下步骤： （ａ）在Ｐ型硅半导体基板上形成第一氧化硅垫层和第一氮化硅； （ｂ）利用微影技术形成第一光阻图案； （ｃ）以所述第一光阻图案作为蚀刻护罩，利用蚀刻技术蚀去所述第一氮化硅以形成“第一氮化硅图案”； （ｄ）以所述第一光阻图案作为离子布植护罩，透过“第一氧化硅垫层”进行Ｎ型离子布植，以在所述Ｐ型硅半导体基板形成Ｎ掺杂区域，然后去除所述第一光阻图案； （ｅ）利用微影技术形成第二光阻图案； （ｆ）以所述第二光阻图案作为蚀刻护罩，利用电浆蚀刻技术蚀去所述第一氮化硅图案以形成第二氮化硅图案，而所述第二氮化硅图案的位置介于Ｎ井区跟Ｐ井区之间； （ｇ）以所述第二光阻图案作为离子布植护罩，透过“第一氧化硅垫层”进行Ｐ型离子布值，以在所述Ｐ型硅半导体基板形成Ｐ掺杂区域，然后去除所述第二光阻图案； （ｈ）进行井区驱入，以活化所述Ｎ掺杂区域与Ｐ掺区域，以形成Ｎ井区跟Ｐ井区，同时，井区驱入过程在所述“第二氮化硅图案”覆盖区域以外会形成氧化物； （ｉ）去除所述“第二氮化硅图案”和“氧化物”； （ｊ）形成第二氧化硅垫层和第三氮化硅； （ｋ）利用微影技术形成第三光阻图案，并以所述第三光阻图案作为蚀刻护罩，利用蚀刻技术蚀去Ｎ井区跟Ｐ井区之间的所述第三氮化硅以露出所述第二氧化硅垫层，以形成“第三氮化硅图案”； 在含氧气的高温环境中，以所述“第三氮化硅图案”作为氧化护罩，在露出的所述第二氧化硅垫层区域形成场氧化层。...

【技术特征摘要】
1.一种集成电路的制造方法，包括以下步骤(a)在P型硅半导体基板上形成第一氧化硅垫层和第一氮化硅；(b)利用微影技术形成第一光阻图案；(c)以所述第一光阻图案作为蚀刻护罩， 利用蚀刻技术蚀去所述第一氮化硅以形成“第一氮化硅图案”；(d)以所述第一光阻图案作为离子布植护罩，透过“第一氧化硅垫层”进行N型离子布植，以在所述P型硅半导体基板形成N掺杂区域，然后去除所述第一光阻图案；(e)利用微影技术形成第二光阻图案；(f)以所述第二光阻图案作为蚀刻护罩，利用电浆蚀刻技术蚀去所述第一氮化硅图案以形成第二氮化硅图案，而所述第二氮化硅图案的位置介于N井区跟P井区之间；(g)以所述第二光阻图案作为离子布植护罩，透过“第一氧化硅垫层”进行P型离子布值，以在所述P型硅半导体基板形成P掺杂区域，然后去除所述第二光阻图案；(h)进行井区驱入，以活化所述N掺杂区域与P掺区域，以形成N井区跟P井区，同时，井区驱入过程在所述“第二氮化硅图案”覆盖区域以外会形成氧化物；(i)去除所述“第二氮化硅图案”和“氧化物”；(j)形成第二氧化硅垫层和第三氮化硅；(K)利用微影技术形成第三光阻图案，并以所述第三光阻图案作为蚀刻护罩，利用蚀刻技术蚀去N井区跟P井区之间的所述第三氮化硅以露出所述第二氧化硅垫层，以形成“第三氮化硅图案”；在含氧气的高温环境中，以所述“第三氮化硅...

【专利技术属性】
技术研发人员：刘家成，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]