集成电路的制造方法技术

一种集成电路的制造方法，步骤为：Ｐ型硅半导体基板上形成氧化硅垫层和氮化硅，形成对准标记，在Ｐ型硅半导体基板形成Ｎ井区光阻图案，透过氮化硅层和氧化硅垫层进行Ｎ型离子布植，形成Ｎ掺杂区域，及Ｐ掺杂区域，并去除Ｐ井区光阻图案，以形成Ｎ井区及Ｐ井区。接着，形成主动区光阻图案，然后，蚀去局部露出的氮化硅层以形成“开口”，再去除“主动区光阻图案光阻”，形成“Ｐ井区光阻图案”，并进行“井区深布植”，去除“Ｐ井区光阻图案”光阻，最后，以剩余“氮化硅层”作为氧化护罩，在开口处形成场氧化层及井区深布植去除剩余的氮化硅层。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种双井区。传统的双井区(twin-well process)，是在硅半导体基板形成N掺杂区域和P掺杂区域后，接着进行井区驱入步骤以形成N井区及P井区，然后在含氧气的高温环境中形成场氧化层(fieldoxide)，这种方法工序多制造成本高。本专利技术的主要目的在于提供一种制造步骤简单成本低的。本专利技术提供的方法，藉直接透过所述“氮化硅”进行N型离子布植和P型离子布植，能同时完成井区驱入步骤和形成场氧化层，以减少制造步骤，降低生产成本。此方法首先在P型硅半导体基板上形成氧化硅垫层和氮化硅，接着，利用微影技术形成对准标记光阻图案(alignment mark photoresist pattern)，除了“对准标记光阻图案”外，其余均为暗区(dark field)，并以所述“对准标记光阻图案”作为蚀刻护罩(etchingmask)，利用电浆蚀刻技术蚀去“对准标记区域”的氮化硅以形成“氮化硅对准标记”，在“对准标记区域”以外的“井区区域”则为“氮化硅层”覆盖的“P型硅半导体基板”。去除所述“对准标记光阻图案”后，利用微影技术在晶元形成N井区光阻图案，并以所述N井区光阻图案作为离子布植护罩(implantationmask)，通过所述“氮化硅层”和“氧化硅垫层”进行N型离子布植，以在所述P型硅半导体基板形成N掺杂区域(N-doped region)，并旋即去除所述N井光阻图案。接着，利用微影技术在晶元形成P井区光阻图案，并以所述P井区光阻图案作为离子布植护罩，通过所述“氮化硅层”和“氧化硅垫层”进行P型离子布植，以在所述P型硅半导体基板形成P掺杂区域(P-doped region)，并去除所述P井区光阻图案，此后，进行井区驱入过程以形成N井区及P井区。接着，利用微影技术在晶元形成主动区光阻图案，然后，以所述“主动区光阻图案”作为蚀刻护罩，利用电浆蚀刻技术蚀去局部露出的所述“氮化硅层”以形成“开口”后，利用微影技术形成“P井区光阻图案”，并以P离子进行“井区深布植(Deep Implantation)”制程，接着去除“P井区光阻图案”光阻。然后，在含氧气的高温环境中，以剩余之的“氮化硅层”作为氧化护罩(oxidation mask)，在所述“开口”形成场氧化层(field oxide)，在形成场氧化的同时也完成井区驱入步骤以形成N井区及P井区。最后，去除剩余的“氮化硅层”。结合附图及实施例对本专利技术的方法详细说明如下附图说明图1～10是本专利技术实施例的制造产品的剖面示意图。图1是形成氧化硅垫层和氮化硅后的剖面示意图。图2为形成对准标记光阻图案后的剖面示意图。图3用电浆蚀刻技术蚀去所述氮化硅后的剖面示意图。图4以微影技术在晶元形成N井区光阻图案，并以所述N氮区光阻图案作为离子布植护罩，透过所述“氮化硅层”和“氧化硅垫层”进行N型离子布植，以P型硅半导体基板形成N掺杂区域后的剖面示意图。图5在晶元形成P井区光阻图案，透过所述“氮化硅层”和“氧化硅垫层”进行P型离子布植，以形成P掺杂区域后的剖面示意图。图6是进行驱入后的剖面示意图。图7形成“开口”后的剖面示意图。图8形成“P井区光阻图案”后，做“井区深布植”的剖面示意图。图9是在含氧气的高温环境中，以剩余的氮化硅层作为氧化护罩，在“开口”处形成场氧化层后的剖面示意图。图10是去除剩余的氮化硅层后的剖面示意图。以下利用P型硅半导体基板作为实施例说明本专利技术方法，但本专利技术的方法可以延伸推广到用N型硅半导体基板。请参考图1、图2和图3。首先在P型硅半导体基板1上形成氧化硅垫层3和氮化硅5，如图1所示，接着，利用微影技术形成对准标记光阻图案7A(alignment mark photoresist pattern)，除了所述“对准标记光阻图案7A”外，其余均为暗区光阻图案7B(darkfield)，如图2所示，并以所述“对准标记光阻图案7A”和“暗区光阻图案7B”作为蚀刻护罩(etching mask)，利用电浆蚀刻技术蚀去所述氮化硅5以形成“氮化硅层5A”和“对准标记氮化硅5B”(alignment mark)，利用氧气电浆和硫酸溶液去除所述“对准标记光阻图案7A”和“暗区光阻图案7B”后，如图3所示。所述“氧化硅垫层3”通常是以热氧化技术形成，氧化温度约1000℃，其厚度介于320到380埃之间。所述“氮化硅5”是以低压化学气相沉积法形成，其反应温度约760℃，反应压力约350毫托尔，反应气体是SiH2C12和NH3，其厚度介于1350到1650埃之间。另外，对所述“氮化硅5”的电浆蚀刻，可以利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE)，通常是利用磁场增强式活性离子式电浆蚀刻技术，其电浆反应气体是CF4、CHF3、Ar和O2气体。请参考图4。然后，利用微影技术在晶元形成N井区光阻图案9，并以所述N井区光阻图案9作为离子布植护罩(implantaion mask)，透过所述“氮化硅层5A”和“氧化硅垫层3”进行N型离子布植11，以在所述P型硅半导体基板1形成N掺杂区域13(N-doped region)，如图4所示。并立即利用氧气电浆和硫酸溶液去除所述N井区光阻图案9。通常，形成所述N掺杂区域13的N型离子是磷(P31)，其离子布植剂量介于1E11到1E13原子/平方公分之间，离子布植能量介于60到180KeV之间。请参考图5。接着，利用微影技术在所述晶元形成P井区光阻图案15，并以所述P井区光阻图案15作为离子布植护罩，透过所述“氮化硅层5A”和“氧化硅垫层3”进行型离子布植17，以在所述P型硅半导体基板1形成P掺杂区域19(P-doped region)，如图5所示。所述P掺杂区域19的P型离子通常是硼(B11)，也可以是二氟化硼(BF2)，其离子布植剂量介于1E12到1E13原子/平方公分之间，其离子布植能量则介于30至100KeV之间。请参考图6，利用氧气电浆和硫酸溶液去除所述P井区光阻图案15接着高温回火(anneal)进行井区驱入(Drive in)制程以形成N井区及P井区，所述回火的处理是在高温环境下进行，回火之后，可使N井区及P井区杂质的分布情形达到设计中的正确分布。请参考图7与图8。接着，利用微景技术在所述晶元形成主动区光阻图案21，然后，以所述“主动区光阻图案21”作为蚀刻护罩，利用电浆蚀刻技术蚀去局部露出的“氮化硅层5A”使剩余“氮化硅层5C”，形成“开口23”后，利用微影技术形成“P井区光阻图案”24，并以P离子进行“井区深布植(Deep Implantation)”制程，接着去除“P井区光阻图案”光阻，如图7所示，去除所述“主动区光阻图案21”后，如图8所示。同样的，对所述“氮化硅5A”的电浆蚀刻，可以利用磁场增强式活性离子式电浆蚀刻技术，其电浆反应气体是CF4、CHF3、Ar和O2的混合气体。请参考图9与图10。然后，在含氧气高温环境中，以剩余的“氮化硅层5C”作为氧化护罩(oxidation mask)，在所述“开口23”形成场氧化层25A(field oxide)并在所述“对准标记氮化硅5B”之间形成氧化物25B(oxide)，而形成场本文档来自技高网...

【技术保护点】
一种集成电路的制造方法，包括：（ａ）在Ｐ型硅半导体基板上形成氧化硅垫层和氮化硅；（ｂ）利用微影技术形成对准标记光阻图案，对准标记光阻图案外的区域均为暗区；（ｃ）以所述“对准标记光阻图案”作为蚀刻护罩，利用蚀刻技术蚀去“对准标记区 域”的氮化硅以形成“氮化硅对准标记”在“对准标记区域”以外的区域则为“氮化硅层”覆盖住的“Ｐ型硅半导体基板”；（ｄ）去除所述“对准标记光阻图案”；（ｅ）利用微影技术在所述“井区区域”形成Ｎ井区光阻图案；（ｆ）以所述Ｎ井区光阻图案 作为离子布植护罩，透过所述“氮化硅层”和“氧化硅垫层”进行Ｎ型离子布植，以在Ｐ型硅半导体基板形成Ｎ掺杂区域；（ｇ）去除所述Ｎ井区光阻图案；（ｈ）利用微影技术在所述“井区区域”形成Ｐ井区光阻图案；（ｉ）以所述Ｐ井区光阻图案作为离子 布植护罩，透过所述“氮化硅层”和“氧化硅垫层”进行Ｐ型离子布植，以在Ｐ型硅半导体基板形成Ｐ掺杂区域；（ｊ）去除所述Ｐ井区光阻图案；（ｋ）利用微影技术在所述“Ｐ型硅基板”形成主动区光阻图案，所述“主动区光阻图案”在所述“井区区域”局部 露出所述“氮化硅层”；（ｌ）以所述“主动区光阻图案：作为蚀刻护罩，利用电浆蚀刻技术蚀去局部露出的“氮化硅层”以形成“开口”；（ｍ）在含氧气的高温环境中，以剩余的所述“氮化硅层”作为氧化护罩，在所述“开口”区域形成场氧化层，形成场氧化 层的同时也完成深置入驱入；（ｎ）去除剩余的“氮化硅层”和“氧化硅垫层”。...

【技术特征摘要】
1.一种集成电路的制造方法，包括(a)在P型硅半导体基板上形成氧化硅垫层和氮化硅；(b)利用微影技术形成对准标记光阻图案，对准标记光阻图案外的区域均为暗区；(c)以所述“对准标记光阻图案”作为蚀刻护罩，利用蚀刻技术蚀去“对准标记区域”的氮化硅以形成“氮化硅对准标记”在“对准标记区域”以外的区域则为“氮化硅层”覆盖住的“P型硅半导体基板”；(d)去除所述“对准标记光阻图案”；(e)利用微影技术在所述“井区区域”形成N井区光阻图案；(f)以所述N井区光阻图案作为离子布植护罩，透过所述“氮化硅层”和“氧化硅垫层”进行N型离子布植，以在P型硅半导体基板形成N掺杂区域；(g)去除所述N井区光阻图案；(h)利用微影技术在所述“井区区域”形成P井区光阻图案；(i)以所述P井区光阻图案作为离子布植护罩，透过所述“氮化硅层”和“氧化硅垫层”进行P型离子布植，以在P型硅半导体基板形成P掺杂区域；(j)去除所述P井区光阻图案；(k)利用微影技术在所述“P型硅基板”形成主动区光阻图案，所述“主动区光阻图案”在所述“井区区域”局部露出所述“氮化硅层”；(l)以所述“主动区光阻图案作为蚀刻护罩，利用电浆蚀刻技术蚀去局部露...

【专利技术属性】
技术研发人员：吕炳尧，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]