半导体器件的制造方法和半导体器件技术

本发明专利技术涉及半导体器件的制造方法和半导体器件。目的在于，在制造具有位线先制作的上部电极连接结构的强电介质存储单元时能够防止强电介质电容器特性劣化，并并可用联合使工序集成化。在制造一个传递晶体管Ｑ与一个强电介质电容器Ｃ串联连接的强电介质存储单元ＭＣ时，在该晶体管的源极区Ｓ上的绝缘膜１３埋入接触插件１５，以电极布线２２连接接触插件的上端面和电容器上部电极１９。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法和根据该方法制造的半导体器件。特别涉及在信息存储用电容器的绝缘膜中使用强电介质的强电介质存储单元的晶体管-电容器间连接布线结构的形成方法及其连接布线结构，适用于例如具有强电介质存储单元阵的强电介质存储器(FRAM)。近年来，活跃地进行着使用具有钙钛矿结构的强电介质薄膜，作为信息存储用电容器的电极间绝缘膜的非易失性存储单元(强电介质存储单元)的研究。强电介质膜具有在外加电场时，一旦发生了电极化，即使不再外加前述电场，极化也会残留，在外加比与前述电场相反方向强的电场时，极化的方向反转的特性。着眼于这种电介质的极化方向反转的极化特性，开发了在存储单元的信息存储用电容器的绝缘膜中使用强电介质，实现非易失性的强电介质存储单元的技术。这种强电介质存储单元为将DRAM存储单元的电容器置换成强电介质电容器的结构，采用通过传输门用的MOS晶体管，从强电介质电容器取出极化反转或者非反转时的电荷的方法(数据破坏读出)，有即使工作电源成断开状态，写入存储单元中的存储数据也不会丢失的特征。可是，前述那样的强电介质存储器期待能高速、低消耗电力工作，并实现高集成化，需要研究存储单元面积缩小和强电介质劣化少的制造工序。以往，作为强电介质存储单元的结构，有(1)在位线的下层中配置强电介质电容器的位线后制作结构、(2)在强电介质电容器的下层中配置位线的位线先制作结构。在制造前述位线后制作结构的强电介质存储单元的场合，在传递晶体管的上层中配置强电介质电容器，在用多晶硅插件连接其下部电极和传递晶体管后，在强电介质电容器上形成位线。形成前述强电介质电容器时，通常在多晶硅插件上使用白金(Pt)，形成强电介质电容器的下部电极后，使强电介质薄膜成膜，但在使前述强电介质薄膜成膜并进行结晶化时，必须高温的氧退火。这里，在使用PZT(钛酸锆酸铅)作为强电介质材料的场合，由于出现氧化不充分时PZT中的Pb扩散引起的缺陷，发生电容器特性的劣化。为了避免这种情况，进行充分的氧化所需的氧退火温度通常是600℃～700℃。此外，在使用SBT(锶·铋·钽)等的铋层状化合物作为强电介质材料的场合，需要的氧退火温度通常是800℃高温。然而，在上述那样高温氧退火时，使用前述Pt的下部电极与多晶硅插件反应并形成硅化物。或者，有多晶硅插件氧化的问题。另一方面，在制造前述位线先制作结构的强电介质存储单元的场合，在传递晶体管的上层中形成位线，在位线的上层中形成强电介质电容器。这时，在用多晶硅插件连接强电介质电容器的下部电极(例如Pt)和传递晶体管的场合，会产生与前述的位线后制作结构相同的问题。与此相反，提出了用隐埋布线组成的局部电极布线，使强电介质电容器的上部电极和传递晶体管直接相连的上部电极连接结构。这种结构具有强电介质电容器的线图布局自由度比较高的特点，借助于在传递晶体管区域和元件分隔区域双方配置强电介质电容器，能实现精密的结构。实现前述位线先制作的上部电极连接构造时，从强电介质电容器的下部电极(电容器板电极)到上部电极都形成后，堆积电容器保护膜。然后，为了形成用于直接连接上部电极和传递晶体管的局部电极布线，在电容器保护膜上开出与上部电极的接触部分和与传递晶体管的活性层的接触部分，并在堆积布线膜后进行刻图。在实现前述位线先制作的上部电极连接结构的场合，如前所述，用多晶硅插件连接强电介质电容器的下部电极(例如Pt)和传递晶体管的时，不会发生下部电极与多晶硅插头进行反应并形成硅化物，或者多晶硅插件氧化的问题。但是，在微细化带来的纵横比和分步敷层点方面，如前文所述那样，形成用于直接连接上部电极和传递晶体管的局部电极布线变得困难。在使用PZT和BST作为强电介质材料的场合，强电介质薄膜成膜后的电极布线形成时进行的各种CVD(化学汽相淀积)工序中的还原性气氛成问题，由于强电介质材料还原反应，有产生特性劣化的问题。也就是说，在形成用于连接上部电极和传递晶体管的局部电极布线时，如果以DRAM中用的金属CVD装置，在强还原性气体(氢系气体)中使W(钨)成膜，从而埋入W插件，则会引起强电介质电容器的特性(残留极化量等电气特性)的劣化，所以不能使用。对此，在形成用于连接上部电极和传递晶体管的局部电极布线时，即使以MO(金属结构)CVD进行铝布线膜的成膜，也不能说全无还原性气体(不能完全地除去包含源物质的氢基成分)，所以会引起强电介质电容器的特性劣化。此外，在使用PZT和BST作为强电介质材料的场合，一般使用Pt、Ir、Ir氧化物、Ru氧化物等作为前述强电介质材料。但是，借助RIE(反应性离子蚀刻)、离子蚀刻、ECR等，用0.5μm左右的亚微米水平微细加工这些材料相当困难，特别是Pt材质坚硬，非常困难，使强电介质电容器难以微细化。然而，在高集成化的强电介质存储器的设计中，强电介质存储单元的微细化是不可缺少的，为了存储单元的微细化，强电介质电容器的上部电极的微细化是个重要的课题。前述那样，以往具有位线先制作的上部电极连接结构的强电介质存储器，难于防止强电介质电容器的特性劣化，而且工序难联合。本专利技术为解决前述问题，其目的在于提供在制造具有位线先制作的上部电极连接结构的强电介质存储器时，能防止强电介质电容器的特性劣化，而且能对工序进行集成的半导体器件的制造方法和利用该方法制造半导体器件。本专利技术的半导体器件的制造方法，其特征在于，包括下述工序在半导体基片的表层部上形成具有由杂质扩散区组成的漏极区、源极区的MOS晶体管的工序；然后，在前述半导体基片上形成第1绝缘膜的工序；在前述第1绝缘膜上形成下端部接触前述MOS晶体管的一端区的位线的工序；在前述位线上和前述第1绝缘膜上形成第2绝缘膜的工序；在前述第2绝缘膜和前述第1绝缘膜上有选择地开出接触孔，而且埋入并形成下端部接触前述MOS晶体管的另一端区的电容器接触插头的工序；然后，在前述半导体基片上形成具有下部电极，使用强电介质物质的电极间绝缘膜，和上部电极的强电介质电容器的工序；形成使前述强电介质电容器的上部电极和电容器接触插头的上端面之间相连的电极布线的工序。本专利技术的半导体器件的制造方法，其特征在于，所述制造方法为强电介质存储器制造方法，所述强电介质存储器包括分别具有电极间绝缘膜使用强电介质物质的信息存储用强电介质电容器和电荷传送用MOS晶体管的多个存储单元，分别共同连接于同一行的前述存储单元的MOS晶体管的栅极的多根字线，分别共同连接于同一行的前述存储单元的强电介质电容器的多根电容器板线，分别共同连接于同一列的前述存储单元的MOS晶体管的一端的多根位线；所述强电介质存储器的制造方法，包括下述工序在半导体基片的表层部的规定位置，沿对位线方向几乎平行的方向，直线状地形成分别构成MOS晶体管的两个漏极、沟道、源极区，而且在中央部共有漏极区，这时，将多个漏极、沟道、源极区作为整体，呈格状地规则配置，从而划定存储单元阵区的工序；以相互几乎平行的方向，形成具有通过栅极绝缘膜在于前述存储单元阵区中各同行多个漏极、沟道、源极区的各MOS晶体管沟道区上积层的栅极电极部的多根字线的工序；在前述字线上形成第1绝缘膜的工序；在前述第1绝缘膜上，以相互几乎平行且与前述多根字线几乎正交的方向，形成接触前述存储单元阵区中各同列多个漏极、本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括下述工序：在半导体基片的表层部上形成具有由杂质扩散区组成的漏极区、源极区的ＭＯＳ晶体管的工序；然后，在所述半导体基片上形成第１绝缘膜的工序；在所述第１绝缘膜上形成下端部接触所述ＭＯＳ晶体管的一端区的位线的工序；在所述位线上和所述第１绝缘膜上形成第２绝缘膜的工序；在所述第２绝缘膜和所述第１绝缘膜上有选择地开出接触孔，而且埋入并形成下端部接触所述ＭＯＳ晶体管的另一端区的电容器接触插件的工序；然后，在所述半导体基片上形成具有下部电极、使用强电介质物质的电极间绝缘膜，和上部电极的强电介质电容器的工序；形成使所述强电介质电容器的上部电极和电容器接触插件的上端面之间相连的电极布线的工序。

【技术特征摘要】
JP 1996-7-9 179296/961.一种半导体器件的制造方法，其特征在于，包括下述工序在半导体基片的表层部上形成具有由杂质扩散区组成的漏极区、源极区的MOS晶体管的工序；然后，在所述半导体基片上形成第1绝缘膜的工序；在所述第1绝缘膜上形成下端部接触所述MOS晶体管的一端区的位线的工序；在所述位线上和所述第1绝缘膜上形成第2绝缘膜的工序；在所述第2绝缘膜和所述第1绝缘膜上有选择地开出接触孔，而且埋入并形成下端部接触所述MOS晶体管的另一端区的电容器接触插件的工序；然后，在所述半导体基片上形成具有下部电极、使用强电介质物质的电极间绝缘膜，和上部电极的强电介质电容器的工序；形成使所述强电介质电容器的上部电极和电容器接触插件的上端面之间相连的电极布线的工序。2.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括下述工序在所述埋入并形成电容器接触插件的工序和所述形成强电介质电容器的工序之间，在半导体基片上堆积第3绝缘膜的工序；在所述形成强电介质电容器的工序和所述形成电极布线的工序之间，在第3绝缘膜上开出电极布线接触用的接触孔的工序。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成电极布线的工序在蚀刻所述电容器接触插件的上端面后，堆积电极布线材料并进行刻图。4.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括下述工序在所述埋入并形成电容器接触插件的工序和所述形成强电介质电容器的工序之间，使用氢系气体和氮系气体中的至少一种进行烧结的工序。5.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述强电介质电容器时，在堆积下部电极和电极间绝缘膜后，在所述电极绝缘膜上堆积第3绝缘膜，有选择地将所述第3绝缘膜开口，并在该开口部和所述第3绝缘膜上堆积所述上部电极形成用的电极材料，再利用蚀刻或者化学机械研磨去除所述第3绝缘膜上的电极材料，从而形成所述上部电极。6.如权利要求5所述的半导体器件的制造方法，其特征在于，在去除所述第3绝缘膜上的电极材料后，用相同的掩模图形顺次刻图加工所述第3绝缘膜、电极间绝缘膜和下部电极膜。7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成电容器接触插件的工序还包括在开出所述接触孔后的第2绝缘膜上和所述接触孔的内部，用金属CVD法或者MOCVD法堆积高熔点金属材料后，利用化学机械研磨去除第2绝缘膜上的高熔点金属材料。8.一种半导体器件的制造方法，其特征在于，所述制造方法为强电介质存储器制造方法，所述强电介质存储器包括分别具有电极间绝缘膜中使用强电介质物质的信息存储用强电介质电容器和电荷传送用的MOS晶体管的多个存储单元，分别共同连接于同一行的所述存储单元的MOS晶体管的栅极的多根字线，分别共同连接于同一行的所述存储单元的强电介质电容器的多根电容器板线，分别共同连接于同一列的所述存储单元的MOS晶体管的一端的多根位线；所述强电介质存储器制造方法包括下述工序在半导体基片的表层部的规定位置，沿对位线方向几乎平行的方向，直线状地形成分别构成MOS晶体管的两个漏极、沟道、源极区，而且在中央部共有漏极区，这时，将多个漏极、沟道、源极区作为整体，呈格状地规则配置，从而划定存储单元阵区的工序；以相互几乎平行的方向，形成具有通过栅极绝缘膜在所述存储单元阵区中各同行多个漏极、沟道、源极区的各MOS晶体管沟道区上积层的栅极电极部的多根字线的工序；在所述字线上形成第1绝缘膜的工序；在所述第1绝缘膜上，以相互几乎平行且与所述多根字线几乎正交的方向，形成接触所述存储单元阵区中各同列多个漏极、沟道、源极区的共用漏极区的多根位线的工序；在所述位线上和所述第1绝...

【专利技术属性】
技术研发人员：望月博，奥和田久美，金谷宏行，日高修，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]