【技术实现步骤摘要】
本专利技术涉及一种半导体器件和一种制造该半导体器件的方法。更为具体地说，本专利技术的主旨在于提供一种具有非易失性存储单元的半导体器件和一种制造该半导体器件的方法。
技术介绍
即使在电源中断的情况下，非易失性存储单元也能够连续地保持存储在其中的数据。典型地，非易失性存储单元具有一栅极堆叠结构。具体来讲，非易失性存储单元具有一栅极堆叠和一形成于栅极堆叠相对侧的源极/漏极。栅极堆叠包括依次叠置在衬底上的一栅极绝缘层、一浮置栅极、一栅极间电介质和一控制栅极。通过隧道绝缘层将电荷引入到浮置栅极，从而将电荷存储在其中。所存储的电荷为该单元设置了一阈值电压。非易失性存储单元利用所述单元阈值电压存储数据。制造非易失性存储器件包括遵循栅极间电介质的构造而执行的光刻工艺。具体来讲，执行光刻工艺的目的是在栅极间电介质上形成控制栅极。在这种情况下，在光刻工艺中栅极间电介质被可能破坏。而且，在形成衬垫的后续工艺中，栅极间电介质可能再次受到破坏。对栅极间电介质的损坏会降低非易失性存储器件的可靠性，因为，如果在存储单元的运行过程中，存储在浮置栅极中的电荷通过损坏的栅极间电介质迁移，存储单元...
【技术保护点】
一种制造半导体器件的方法，包括：准备一衬底，其包括将在其上形成一逻辑晶体管的第一区域和将在其上形成一非易失性存储单元的第二区域；在衬底的第二区域形成非易失性存储单元，其包括形成作为非易失性存储单元的最上面部分以增强存储单元充 电保持能力的绝缘层；和在衬底的第一区域形成逻辑晶体管，其包括在第一区域选择性地形成硅化物层。
【技术特征摘要】
KR 2004-2-6 8051/041.一种制造半导体器件的方法，包括准备一衬底，其包括将在其上形成一逻辑晶体管的第一区域和将在其上形成一非易失性存储单元的第二区域；在衬底的第二区域形成非易失性存储单元，其包括形成作为非易失性存储单元的最上面部分以增强存储单元充电保持能力的绝缘层；和在衬底的第一区域形成逻辑晶体管，其包括在第一区域选择性地形成硅化物层。2.如权利要求1所述的方法，其中所述的绝缘层的形成包括形成作为非易失性存储单元的最上面部分的由氧化物构成的层。3.如权利要求1所述的方法，其中所述的绝缘层的形成包括形成作为非易失性存储单元的最上面部分的由氮氧化硅构成的层。4.如权利要求1所述的方法，其中所述的绝缘层的形成包括形成作为非易失性存储单元的最上面部分的由氧化物和氮化物构成的多层膜。5.如权利要求1所述的方法，其中所述的绝缘层的形成包括形成作为非易失性存储单元的最上面部分的从由氧化物-氮氧化硅-氮化硅膜、硅-氮氧化硅-氧化物膜、氧化物-氮化硅-氮氧化硅-氮化硅膜和氧化物-氮化硅-氧化物膜构成的组中选出的多层膜。6.如权利要求5所述的方法，其中，所述的在衬底的第二区域中形成非易失性存储单元和所述的在衬底的第一区域中形成逻辑晶体管的步骤包括在衬底的第一区域和第二区域上形成一栅极绝缘层；在栅极绝缘层上形成第一栅极图案和栅极间电介质图案，从而在衬底的所述第二区域中形成一浮置栅极和一栅极间电介质；接下来，在栅极绝缘层上形成第二栅极图案，从而在第一区域上形成一逻辑栅极，在栅极间电介质上形成一控制栅极，以及在所述逻辑栅极上以及与所述逻辑栅极的相对侧相邻的衬底的第一区域上形成硅化物层。7.如权利要求6所述的方法，其中所述的绝缘层的形成包括在衬底的第一区域上形成硅化物层之前，在所述衬底的第二区域上包括在控制栅极的上方形成绝缘层。8.如权利要求1所述的方法，其中所述的衬底的准备包括准备一衬底，使其还包括将在其上形成一输入/输出晶体管(I/O晶体管)的第三区域，以及还包括在衬底的第三区域形成一I/O晶体管，在所述I/O晶体管中绝缘层是其最上面部分。9.如权利要求8所述的方法，其中，所述的在衬底的第一区域、第二区域和第三区域形成逻辑晶体管、I/O晶体管和非易失性存储单元的步骤包括在衬底的第一、第二和第三区域上形成一栅极绝缘层，在栅极绝缘层上形成第一栅极图案和栅极间电介质图案，从而在衬底的第二区域形成一浮置栅极和一栅极间电介质，接下来，在栅极绝缘层上形成第二栅极图案，从而在第一区域形成一逻辑栅极，在第二区域的栅极间电介质上形成一控制栅极，在第三区域形成一I/O栅极。10.如权利要求9所述的方法，其中，所述的绝缘层的形成包括形成作为非易失性存储单元和I/O晶体管的最上面部分的由氧化物构成的层。11.如权利要求9所述的方法，其中，所述的绝缘层的形成包括形成作为非易失性存储单元和I/O晶体管的最上面部分的由氮氧化硅构成的层。12.如权利要求9所述的方法，...
【专利技术属性】
技术研发人员：金相洙，金炳善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。