制造半导体器件的方法技术

本发明专利技术的半导体器件制造方法，该方法可减轻ＰＭＯＳ器件的短沟道效应，改善ＮＭＯＳ器件的电流驱动特性。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，特别涉及一种，可以在制造CMOS器件时减少PMOS区中的短沟现象，改善NMOS区的电流驱动特性。下面是结合图1对常规CMOS(互补MOS)器件的简要说明。首先，在半导体衬底11上有由场区12构成的器件隔离结构，用于区分其内的NMOS区和PMOS区，栅绝缘膜13形成在衬底11中的NMOS区和PMOS区上。栅14形成于栅绝缘膜13上。在NMOS区和PMOS区上皆形成有n-LDD(轻掺杂漏)区15和p-LDD区17。在栅14侧面上形成有侧壁19。在NMOS区和PMOS区中形成有n+S/D(源/漏)区16和p+S/D区18，从而完成常规CMOS器件。然而，常规CMOS器件中，NMOS和PMOS的侧壁长度是相同的，所以很难改善功能。即，为了改善NMOS器件的电流驱动，侧壁应足够薄，且因为在p+扩散比n+扩散更有力的情况下，由于p+侧壁扩散会去掉特薄的p-LDD区，代之以形成较深的结，因而器件的短沟道特性变得极大的退化。而且，注入工艺不足以形成浅结，在形成光晕(halo)区时必须再进行离子注入。因此，本专利技术的目的是提供一种半导体器件制造方法，在浅结中形成高浓度n+杂质区，改善电流驱动力，并远离沟道形成PMOS区的高浓度p+杂质区，从而改善短沟道特性。为了实现上述目的，根据本专利技术的半导体器件制造方法包括以下步骤在有第一区和第二区的半导体衬底上形成栅绝缘膜；在相应的第一区和第二区的栅绝缘膜上分别形成第一和第二栅极；在第一和第二栅极的各侧面上形成含第一导电类型杂质的侧壁；在衬底的第一区中、包括第一侧壁的第一栅极侧面之下形成第一导电类型的高浓度杂质区；在衬底的第二区中、包括第一侧壁的第二栅极侧面之下形成第二导电类型低浓度杂质区；在形成于第一和第二栅极侧面上的第一侧壁表面上形成各侧壁；在衬底的第二区中、包括第一和第二侧壁的第二栅极侧面下形成第二导电类型高浓度杂质区；在第一和第二栅极上及包括第一区的第一导电类型的高浓度杂质区和第二区的第二类型的高浓杂质区上形成硅化物膜；在第一区中、第一侧壁之下形成第一导电类型低浓度杂质区，该区与第一导电类型的高浓度杂质区部分重叠；在第二区中、第一侧壁之下形成第一导电类型光晕区，该区与第二导电类型的低浓度杂质区部分重叠。而且，根据本专利技术的包括以下步骤在有第一区和第二区的半导体衬底上形成栅绝缘膜；在相应的第一和第二区的栅绝缘膜上分别形成第一和第二栅极；在衬底的第一区中、第一栅极侧面之下形成第一导电类型的低浓度杂质区；在第一和第二栅极的各侧面上形成含第一导电类型杂质的侧壁；在衬底的第一区中、包括第一侧壁的第一栅极侧面之下形成第一导电类型高浓度杂质区；在分别形成于第一和第二栅极侧面上的第一侧壁上形成第二侧壁；在衬底的第二区中、包括第一和第二侧壁的第二栅极侧面之下形成第二导电类型的高浓度杂质区；在第一和第二栅极上、包括第一区的第一导电类型的高浓度杂质区和第二区的第二导电类型高浓度杂质区的衬底上形成硅化物膜；在第一区中、第一侧壁之下形成第二导电类型低浓度光晕区，该区与第一类型低浓度杂质区部分重叠；在第二区中、第一侧壁之下形成第二导电类型低浓度杂质区，该区与第二导电类型的高浓度杂质区部分重叠。图1是常规CMOS(互补MOS)器件的剖面图；图2A-2F是展示根据本专利技术第一实施例的半导体器件制造方法的剖面图；图3A-3F是展示根据本专利技术第二实施例的半导体器件制造方法的剖面图；下面将结合附图说明根据本专利技术优选实施例的半导体器件制造方法。如图2A所示，在半导体衬底21上由场区22形成器件隔离结构，从而隔开第一区与第二区。在衬底21的第一区和第二区上形成作栅绝缘膜23的氧化膜。在栅绝缘膜23上淀积多晶硅膜，并进行光刻工艺，从而在衬底21的第一区和第二区(NMOS区和PMOS区)上形成栅图形24。在衬底21的第一和第二区上淀积PSG(磷硅玻璃)膜，膜厚大约在300-700埃范围内，然后进行腐蚀，在栅24的侧面上形成PSG材料的第一侧壁25。参见图2B，在衬底21的第二区上形成第一光刻胶膜26，而第一区的上表面暴露。在衬底21的第一区中注入砷离子(10-50kev，1E15-5E15cm-2)，在包括第一侧壁25的栅24侧面之下的衬底21中形成第一导电类型的高浓度杂质区27。第一导电类型高浓度杂质区27表示的是n+S/D区27，其中第一区变成NMOS区。如图2C所示，除去第一光刻胶膜26，暴露出衬底21的第二区上表面，并在第一区上形成第二光刻胶膜28，以便在衬底21的第二区中注入离子硼(10-20kev，1E13-5E14cm-2)或BF2(20-40kev，1E13-5E14cm-2)，从而在包括第一侧壁25的栅24侧面之下衬底21中形成第二导电类型低浓度杂质区29。第二导电类型低浓度杂质区29表示的是p-LDD区，第二区为PMOS区。参见图2D，除去第二光刻胶膜28，在包括第一栅24和第一侧壁25的第一和第二区(NMOS区和PMOS区)上淀积厚约500-1000埃的氮化膜，腐蚀工艺后，在第一侧壁25上形成由氮化物材料构成的第二侧壁30。如图2E所示，在用作NMOS区的第一区上形成第三区。在衬底的PMOS区注入离子B(10-20kev，1E15-5E15cm-2)或BF2(20-40kev，1E15-5E15cm-2)，从而在包括第一侧壁25和第二侧壁30的栅24侧面之下衬底21中形成第二导电类型高浓度杂质区32。第二导电类型高浓度杂质区32表示的是p+S/D区32。参见图2F，在栅极膜24和n+S/D区27和p+S/D32上淀积如Ti和Co之类的金属，在大约950℃-1050℃的温度范围内进行RTA(快速热退火)，之后在其上形成硅化物33。此时，由于RTA工艺，P从PSG材料构成的第一侧壁25扩散到衬底21中，于是在NMOS区的第一侧壁25之下形成部分与n+S/D区27重叠的n-LDD区34，并在PMOS区的第一侧壁25之下形成与p-LDD区部分重叠的n+光晕区35。下面将结合图3A-3F说明根据本专利技术第二实施例的半导体器件制造方法。首先，如图3A所示，在半导体衬底41上由场区42形成器件隔离结构，从而隔开第一区与第二区。在衬底41的第一区和第二区上形成作栅绝缘膜43的氧化膜。在栅绝缘膜43上淀积多晶硅膜，并进行光刻工艺，从而在衬底41的第一区和第二区(NMOS区和PMOS区)上形成栅图形44。在衬底41的第二区上形成第一光刻胶膜45，暴露第一区上表面。在衬底41的第一区中注入离子As(10-40kev，5E13-5E14cm-2)或P(20-40kev，5E13-5E14cm-2)，在栅44侧面之下的衬底41中形成低浓度杂质区46。第一导电类型低浓度杂质区46表示的是n-SDD区46。参见图3B，除去第一光刻胶膜45，并在包括栅44的衬底41之第一和第二区上淀积大约厚300-700埃的BSG(硼硅玻璃)膜，然后进行腐蚀，在栅44的侧面上形成BSG材料的第一侧壁47。参见图3C，在衬底41的第二区上形成第二光刻胶膜48，并暴露出第一区上表面。在衬底41的第一区中注入离子As(10-50kev，1E15-5E15cm-2)，从而在包括第一侧壁47的栅44侧面之下的衬底本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，该方法包括以下步骤： 在有第一区和第二区的半导体衬底上形成栅绝缘膜； 在相应于第一区和第二区的栅绝缘膜上分别形成第一和第二栅极； 在第一和第二栅极的各侧面上形成含第一导电类型杂质的侧壁； 在衬底的第一区中和包括第一侧壁的第一栅极侧面之下方形成第一导电类型的高浓度杂质区； 在衬底的第二区中和包括第一侧壁的第二栅极侧面之下方形成第二导电类型低浓度杂质区； 在形成于第一和第二栅极侧面上的第一侧壁表面上分别形成各自的侧壁； 在衬底的第二区中和包括第一和第二侧壁的第二栅极侧面下方形成第二导电类型高浓度杂质区； 在第一和第二栅极上及包括第一区的第一导电类型的高浓度杂质区和第二区的第二类型的高浓杂质区上形成硅化物膜； 在第一区中和第一侧壁之下方形成第一导电类型低浓度杂质区，该区与第一导电类型的高浓度杂质区部分重叠； 在第二区中和第一侧壁之下方形成第一导电类型光晕区，该区与第二导电类型的低浓度杂质区部分重叠。

【技术特征摘要】
KR 1996-11-27 58081/961.一种制造半导体器件的方法，该方法包括以下步骤在有第一区和第二区的半导体衬底上形成栅绝缘膜；在相应于第一区和第二区的栅绝缘膜上分别形成第一和第二栅极；在第一和第二栅极的各侧面上形成含第一导电类型杂质的侧壁；在衬底的第一区中和包括第一侧壁的第一栅极侧面之下方形成第一导电类型的高浓度杂质区；在衬底的第二区中和包括第一侧壁的第二栅极侧面之下方形成第二导电类型低浓度杂质区；在形成于第一和第二栅极侧面上的第一侧壁表面上分别形成各自的侧壁；在衬底的第二区中和包括第一和第二侧壁的第二栅极侧面下方形成第二导电类型高浓度杂质区；在第一和第二栅极上及包括第一区的第一导电类型的高浓度杂质区和第二区的第二类型的高浓杂质区上形成硅化物膜；在第一区中和第一侧壁之下方形成第一导电类型低浓度杂质区，该区与第一导电类型的高浓度杂质区部分重叠；在第二区中和第一侧壁之下方形成第一导电类型光晕区，该区与第二导电类型的低浓度杂质区部分重叠。2.根据权利要求1的方法，其特征在于，第一导电类型是n型杂质形成的，第二导电类型是p型杂质形成的。3.根据权利要求1的方法，其特征在于，栅绝缘膜是由氧化膜构成的。4.根据权利要求1的方法，其特征在于，栅极是由多晶硅构成的。5.根据权利要求1的方法，其特征在于，第一侧壁是PSG(磷硅玻璃)形成的。6.根据权利要求1的方法，其特征在于，第二侧壁是氮化膜形成的。7.根据权利要求1的方法，其特征在于，第一导电类型低浓度杂质区和第一导电类型光晕区分别是由在进行RTA(快速热退火)工艺以形成硅化物膜时从含第一导电类型杂质的第一...

【专利技术属性】
技术研发人员：孙正焕，
申请(专利权)人：LG半导体株式会社，
类型：发明
国别省市：KR[韩国]