载体薄片和使用了载体薄片的集成电路装置制造方法及图纸

本发明专利技术可提高组装密度简化检查工序。把配设有外部电极和布线引线的薄片５分割为形成配有集成电路器件１的第１区域的薄片５５和其外侧形成了第２区域的薄片５。另外，在薄片５５和薄片５之间的边界部分上设有连接孔９。而且，在薄片５５和５上设有外部电极６６和６。这些外部电极６６和６形成同样的矩阵。由于在与外部基板连接之际，即使在集成电路器件的区域也可以进行与外部基板的连接，所以可以用同样的组装面积进行大幅度地许多连接。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种载体薄片(carrier film)和使用了载体薄片的集成电路装置，特别是，涉及外部电极的配置和内引线的配置的集成电路装置。众所周知，使用了现有载体薄片的集成电路装置(下面称之为BGA-T)，是如图4和图5所示的集成电路装置。图4是现有例的平面图，图5是在图4的101-102线剖开的剖面图。使用于该BGA-T中的载体薄片具有配设集成电路器件1的器件腔体2，在器件腔体2上与集成电路器件1的电极3连接的内引线4以单悬臂式伸出来。通常，薄片5使用聚酰亚胺等的耐热性树脂。在薄片5的一侧面平面地配置外部电极(外部端子)6，该外部电极6采用焊锡球或已镀金的铜凸点等。连接于集成电路器件1的电极3上的内引线4，在薄片5上作为布线引线7伸出，并与各外部电极6连接起来。在将载体薄片的内引线4与集成电路器件1的电极6连接好之后，集成电路器件1和器件腔体2内的内引线4与器件腔体近旁的薄片5一起涂覆液状的密封树脂8，再加热硬化液状树脂而完成。把这样完成的BGA-T，在与外部电极6对应的位置处，安置到已印制了焊膏的外部基板上后，借助于回流焊接处理，装配到外部基板上。但是，示于图4和图5的现有例的构造，由于在集成电路器件1位置的区域上没有薄片5，与集成电路器件1的电极3连接的内引线4只是从位于集成电路器件1的外侧的薄片5伸出来，通过布线引线7与外部电极6进行连接，所以，在集成电路器件1的位置的器件腔体2的区域上不能配置外部电极。为了提高组装密度，故必须把尽可能多的外部电极6设置到封装占有的面积内使之与外部基板连接，而在把现有的BGA-T连接到外部基板上时，器件腔体2的区域却变成了无用区域。特开平8-83818号公报已公开了把载体薄片分为配置集成电路器件的第1区域和其周围的第2区域，并在各自的区域上设有外部电极的区域。在该特开平8-83818号公报上所公开的载体薄片，第2区域的外部电极被配置成交错式。因此，当集成电路器件的大小不同，进行集成电路装置的检查时，就需要与外部端子排列对应的插座或基板等，其交换和保管都麻烦，使检查工序等的作业繁杂。本专利技术就是为消除上述现有技术的问题而专利技术出来的，因此其目的是作成一种可以提高组装密度的，同时可使检查工序简化的集成电路装置。为了解决上述的课题，本专利技术的载体薄片和半导体装置的载体薄片要这样配置构成，向薄片的连接孔突出地配设有与集成电路器件的电极连接的多条内引线，使该内引线延伸到薄片上变成为布线引线，且该布线引线在与已在薄片上的一表面侧平面配置的外部电极连接的载体薄片中，上述薄片被分割为配置电路器件的第1区域和其外侧的第2区域；上述连接孔沿上述集成电路器件形成在上述第1区域和第2区域的边界部分上；以及把上述外部电极设置到上述第1区域和上述第2区域上，同时使各区域的上述外部电极形成同样的矩阵。借助于这样的构成，在现有的器件腔体部分上也可以配设外部电极，由于即使在与外部基板连接之际集成电路器件的区域上也可以进行与外部基板的连接，所以可以大幅度地增加封装占有面积内的外部电极数，与现有集成电路器件比较，可用同一组装面积进行大幅度地许多的连接。然而，由于可以用和现有例同样的工序进行制造，所以不需要任何新颖的技术，就可以以与现有相同的工序数大量实现高密度封装。进而，由于配置成为，使得第1区域的外部电极和第2区域的外部电极形成同样的矩阵，即使集成电路器件的尺寸是变化的，也可以使用同样的插座或基板进行集成电路装置的检查，而不需要进行插座或基板等的交换，并可使检查工序得到简化。当把上述外部电极的直径设为D和各外部电极之间的间距设为P时，则理想的是连接孔的宽度W为W＝(P-D)～(2P-D)这样形成的电极连接用的孔，由于只是占有电极的1列部分，所以可使外部电极数作成最大，能够提高组装密度，而且不会发生集成电路器件的电极与外部电极之间连接上的故障。形成于第1区域上的外部电极的个数，比形成于第2区域上的外部电极的个数少是理想的。要是作成这样的构成，则可用同样的间距排列第1区域的外部电极和第2区域的外部电极，使组装基板或检查用插座等通用化，可把集成电路器件的尺寸限制到最小。进而，集成电路器件的电极可以配置成为，使得在外部电极形成的矩阵上，即集成电路的电极与外部电极形成同样的矩阵。要是作成这样的构成，则外部电极的排列间距变成为与集成电路器件的电极排列间距相同，就可以把集成电路装置的封装做成小型。如以上已说明过的那样，倘采用本专利技术，则由于即使在现有器件腔体部分也可以配设有外部电极，在与外部基板进行连接的时候，在集成电路器件的区域中也可以进行与外部基板的连接，所以，可以大幅度地增加封装占有面积内的外部电极数，与现有的比较，可用同样的面积进行更多的连接。而且，由于可用与现有例相同的工序进行制造，而不需要任何新技术，就可用与现有技术相同的工序数实现大量高密度的组装。另外，由于被配置成为，使得第1区域的外部电极和第2区域的外部电极形成同一的矩阵，故即使集成电路器件的大小进行了改变，也可以用同样的插座或基板进行集成电路装置的检查，而不需要更换插座或基板等，可达到检查工序的简化。图1是表示本专利技术的集成电路装置的一实施例的平面图。图2是沿图1的201-202的剖面图。图3是沿图1的301-302的剖面图。图4是表示现有例的集成电路装置的一实施例的平面图。图5是是沿图4的101-102的剖面图。下面，依照附图说明本专利技术的实施例。图1是从与外部基板连接的侧面看本专利技术的集成电路装置的平面图，图2是沿图1的201-202的剖面图，图3是沿图1的301-302的剖面图。在这些图中，本专利技术的集成电路装置10由集成电路器件1和集成电路器件1的电极3、构成载体薄片的内引线4、布线引线7、成为外部端子的外部电极6和66、薄片5和55以及至少覆盖集成电路器件1和薄片5与55的一部分的密封树脂8构成。配设有外部电极和布线引线的薄片5被分割成为形成配设有集成电路器件1的第1区域的薄片55和其外侧形成第2区域的薄片5。第1区域(薄片55)是指位于已与集成电路器件1连接形成的电极3群的内部一侧的部分。另一方面，第2区域(薄片5)是指位于电极3群外部一侧的部分。第1和第2区域之间的区别由与电极3的位置关系来决定。因此，虽然第1区域一定与集成电路器件1的区域重叠，但是第2区域存在着部分重叠的情况和存在着全部不重叠的情况。另外，在薄片55和薄片5上各自设有外部电极66和6。也就是说，配置了用以将外部端子66也配置在示出了现有例的图4的器件腔体2的内侧的薄片55。而且，这些外部电极66和6是排列成为使之形成同样的矩阵。如上所述，由于也在现有的器件腔体的部分设置了外部端子66，在与外部基板进行连接的时候，因为在集成电路器件1的区域上也可以进行与外部基板的连接，所以，可以大幅度地增加封装占有面积内的外部电极数，与现有的比较，用同一组装面积可以进行更多的连接。并且，由于可以用与现有例同样的工序进行制造，故不需要任何新技术，就可以以与现有技术相同的工序数来实现大量高密度组装。另外，通过把外部电极66和6排列成为形成同一的矩阵，即使集成电路器件的尺寸改变了，也可以用同样的插座或基板进行集成电路装置的检查，而不需要交换插座或基板等，可以达到检查工序的简本文档来自技高网...

【技术保护点】
一种突出到薄片的连接孔中配设有与集成电路器件的电极连接的内引线，并使该内引线延伸到薄片上成为布线引线，且该布线引线与已在薄片上的一表面侧平面地配置的外部电极连接的载体薄片，其特征是，使上述薄片分割为配设上述集成电路器件的第１区域和其外侧 的第２区域；上述连接孔沿上述集成电路器件形成在上述第１区域和第２区域之间的边界部分上；以及上述外部电极设置在上述第１区域和上述第２区域上，同时被配置为使各区域的上述外部电极形成同样的矩阵。

【技术特征摘要】
JP 1997-10-13 278900/97;JP 1997-2-17 32471/971.一种突出到薄片的连接孔中配设有与集成电路器件的电极连接的内引线，并使该内引线延伸到薄片上成为布线引线，且该布线引线与已在薄片上的一表面侧平面地配置的外部电极连接的载体薄片，其特征是，使上述薄片分割为配设上述集成电路器件的第1区域和其外侧的第2区域；上述连接孔沿上述集成电路器件形成在上述第1区域和第2区域之间的边界部分上；以及上述外部电极设置在上述第1区域和上述第2区域上，同时被配置为使各区域的上述外部电极形成同样的矩阵。2.根据权利要求1所述的载体薄片，其特征是，当把上述外部电极的直径设为D，把各外部电极之间的间距设为P时，则上述连接孔的宽度W是W＝(P-D)～(2P-D)。3.根据权利要求1所述的载体薄片，其特征...

【专利技术属性】
技术研发人员：井和德，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]