【技术实现步骤摘要】
本专利技术涉及半导体装置，特别是涉及在使2个半导体芯片进行叠层，用一个树脂密封体把该2个半导体芯片密封起来的半导体装置中应用且有效的技术。
技术介绍
以实现存储电路系统的大容量化为目的，人们提出了使构成存储电路系统的2个半导体芯片进行叠层，用一个树脂密封体把该2个半导体芯片密封起来的叠层半导体装置的方案。例如，在特开平7-58281号公报中公开了LOC(Lead On Chip，芯片上的引线)构造的叠层式半导体装置。LOC构造的叠层式半导体装置的构成为具有在本身为表背面(彼此相向的一个主面和另一个主面)之内的表面(一个主面)的电路形成面上形成的第1半导体芯片和第2半导体芯片；中间存在着绝缘性薄膜地粘接固定到第1半导体芯片的电路形成面上，同时通过导电性的细丝电连到该电路形成面上的多个第1引线；中间存在着绝缘性薄膜地粘接固定到第2半导体芯片的电路形成面上，同时通过导电性的细丝电连到该电路形成面上的多个第2引线；密封第1半导体芯片、第2半导体芯片、第1引线的内部部分、第2引线的内部部分和细丝等的树脂密封体。第1半导体芯片和第2半导体芯片中的每一个，在使各自的电路形成...
【技术保护点】
一种半导体装置，具有： 具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第１半导体芯片； 具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第１半导体芯片还大的平面尺寸构成的第２半导体芯片； 每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第１半导体芯片和第２半导体芯片的各个电极上的多个引线； 具有内部部分和外部部分，用上述内部部分支持上述第２半导体芯片的支持引线； 密封上述第１半导体芯片、第２半导体芯片、引线的内部部分、支持引线的内部部分和...
【技术特征摘要】
JP 1999-1-28 019370/99;JP 1998-12-2 343265/981.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上；上述支持引线的内部部分，粘接固定到上述第2半导体芯片的电路形成面上。2.权利要求1所述的半导体装置，其特征是上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上。3.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上；上述支持引线的内部部分，粘接固定到上述第2半导体芯片的背面上。4.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上，上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。5.权利要求4所述的半导体装置，其特征是上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上边。6.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上，上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的背面上。7.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在在上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。8.权利要求7所述的半导体装置，其特征是上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上边。9.一种半导体装置，具有具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，其特征是上述第1半导体芯片，在在上述第2半导体芯片的电路形成面与上述第2半导体芯片的电路形成面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路背面上。10.权利要求1到9之内的任何一项权利要求所述的半导体装置，其特征是上述支持引线的构造是，兼用做电源引线或基准电位引线。11.一种半导体装置的制造方法，具备下述工序准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；把上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面粘接固定起来形成半导体芯片叠层体的工序；把支持引线的内部部分粘接固定到上述第2半导体芯片的电路形成面上的工序；通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。12.权利要求11所述的半导体装置的制造方法，其特征是具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。13.一种半导体装置的制造方法，具备下述工序准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；把上述第1半导体芯片的背面和上述第2半导体芯片的背面粘接固定起来形成半导体芯片叠层体的工序；把支持引线的内部部分粘接固定到上述第2半导体芯片的背面上的工序；通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。14.一种半导体装置的制造方法，具备下述工序准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；使上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。15.权利要求14所述的半导体装置的制造方法，其特征是具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。16.一种半导体装置的制造方法，具备下述工序准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；使上述第1半导体芯片的背面和上述第2半导体芯片的背面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。17.一种半导体装置，具有既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成的第1半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第1半导体芯片；既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第2半导体芯片；每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第1半导体芯片的各个电极焊盘上的多个第1引线；每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第2半导体芯片的各个电极焊盘上的多个第1引线；密封上述第1半导体芯片、第2半导体芯片、上述多个第1引线的每一个内部部分、上述多个第2引线的每一个内部部分和上述导电性细丝的树脂密封体，其特征是上述第1半导体芯片、第2半导体芯片中的每一个，都使得上述第1半导体的第1边位于上述第2半导体芯片的第1边一侧那样地，使上述第1半导体芯片的第2主面与上述第2半导体芯片的第1主面彼此相向，且使得从上述第1半导体芯片的第1边一侧的侧面到上述第2半导体芯片的第1边为止的距离，比从上述第1半导体芯片的第2边一侧的侧面到上述第2半导体芯片的第2边为止的距离还宽那样地，在偏离各自的位置的状态下进行叠层。18.一种半导体装置，具有具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分和上述导电性细丝的树脂密封体，其特征是上述第1半导体芯片配置在与上述第1半导体芯片的第2主面彼此相向的第2半导体芯片的面上边；上述第1引线的内部部分的顶端部分...
【专利技术属性】
技术研发人员：金本光一，增田正亲，和田环，杉山道昭，木村美香子，
申请(专利权)人：株式会社日立制作所，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。