半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚技术

在半导体集成电路器件制备方法中，为了抑制防止外来物质的产生，使用的光掩膜构建方式为，阻挡膜被用作光屏蔽膜来进行检测或暴光处理，当光掩膜１ＰＡ１被安装于如检测设备或对准机预定装置上时，其状态为，预定装置的安装部分２与光掩膜１ＰＡ１的掩膜衬底１ａ的主表面区域接触，其中在掩膜衬底１ａ的主表面上不存在皆由阻挡膜形成的光屏蔽图形１ｂ和掩膜图形１ｍｒ。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
1.专利
本专利技术涉及半导体集成电路的制备方法，其光掩膜和它的制备方法及掩膜胚，特别是在半导体集成电路器件工艺中能有效用于暴光技术的技术。2.相关技术描述在半导体集成电路器件的制备中，光刻技术被用作将微图形转移到半导体晶片上的方法。在光刻技术中，主要使用一投影暴光系统；投影对准机上提供的光掩膜图形被转移到半导体晶片上，从而形成器件图形。本专利技术者考察的普通的光掩膜是通过加工形成于透明石英衬底上的如铬(Cr)或类似物的光屏蔽物质而形成。换句话说，由铬或类似物组成的光屏蔽膜以所期望形状形成于石英衬底上，以这种方式形成了光掩膜。例如，以下列方式进行光屏蔽物质的加工在电子束敏感的阻挡物施加于光屏蔽膜上后，通过电子束光刻系统，一期望图形被写于电子束敏感的阻挡物上。接着，在所期望形状的阻挡物图形被通过显影形成后，通过把所获得的阻挡物图形用作掩膜，光屏蔽膜被干法刻蚀或湿法刻蚀处理，其后，阻挡物被除去，清除或执行类似操作，然后，所期望形状的光屏蔽图形被形成于透明石英衬底上。另外，最近多种掩膜结构已被提出用于增强光刻分辨率。例如，日本专利公开No.136854/1992中，公布了一种掩膜结构形成方法，其中，作为增强单一透明图样的分辨率的方法，单一透明图形周边的部分做成半透明，换句话说，光掩膜的光屏蔽部分做成半透明；然后，透过这一半透明部分的少量光线的相位与透过透明图形的光线相位相互相反。换句话说，让比用于转移图形的光阻挡物的敏感度低的光线透过半透明膜，这一光线的相位和通过透明图形的光线相位相互相反。相对于通过为主要图形的透明图形的光线来说，透过半透明膜的光线的相位是反向的，因此，图形边界部分的光线相位是反向的，从而边界部分的光线强度接近于0。结果，通过透明图形光线的强度和图形边界部分的光线强度间的比率变大；从而得到比未使用半透明膜技术的情形中对比度更高的光线强度分布。这叫间色型相移掩膜。在间色型相移掩膜的制备工艺中，上述普通的光掩膜的光屏蔽膜被变为间色相移掩膜，以便以与上述普通光掩膜制备工艺近似相同的工艺制备间色型相移掩膜。另外，例如在日本专利公开No.289307/1993中，公布了一种使用阻挡物来简化光掩膜制备工艺并提高精度的光屏蔽膜形成方法。这种方法利用了一种普通电子束敏感或一种普通光阻挡物屏蔽波长约200nm以下真空紫外线的性质。根据这种方法，不使用光屏蔽膜刻蚀步骤和阻挡物去除步骤；从而能减少了光掩膜成本，提高其尺寸精度，并减少其缺陷。另外，在日本专利公开No.181257/1993中，例如，公布一种所谓的间色掩膜形成方法，其中，在对暴光光线透明的衬底上，含吸收暴光光线的半透明物质的相移膜被提供。在日本专利公开No.181257/1993公布的技术中，掩膜的真空吸附表面是掩膜衬底表面，以便掩膜表面直接面对暴光光源进行暴光。在这种情况，含半透明物质的相移膜甚至在掩膜周边的机械强度很高，掩膜吸收及类似情况没有问题。另外，对于掩膜对准，掩膜具有光屏蔽性质，从而也没有问题。另外日本专利公开No.15830/1997中，例如，根据其公布的技术，在掩膜衬底上形成光阻挡图形后，相移膜被形成的膜厚比相应于目标相差的膜厚还大，并且，提供相差的所期望部分被刻蚀掉相应于目标相差的量。但是，在上述技术中，根据光掩膜上的光阻挡图形由阻挡膜形成，未揭示光掩膜实际用于制备半导体集成电路器件的工艺时所遇到的问题点，实际光掩膜制备中所遇到的问题点，以及克服这些问题点的方法；本专利技术者发现上述技术有下列问题。更具体地说，很难检测例如对准标记的预定图形，测量标记的图形或光掩膜上的用于检测各种信息的产品决定标记。例如，在光掩膜缺陷检测系统情形下，对准机和类似物目前被使用，卤灯或类似物主要用于光掩膜的对准。因此，在光掩膜被安装于缺陷检测系统或对准机上时，如果光检测膜上检测标记由阻挡膜图形形成，然后由于阻挡物掩膜的光透率高，所以不能获得高对比度。由此，很难使光掩膜与缺陷检测系统或对准机对准，从而，导致检测或暴光不良产生的问题。另外，当光掩膜被安装于缺陷检测系统或对准机上时产生外来物质。在上述技术中，当光掩膜被安装于缺陷检测系统或对准机上时，光掩膜的阻挡物直接与缺陷检测系统或对准机的光掩膜固定体(例如真空固定体)接触，以致在阻挡膜的破裂或剥落处产生外来物质。这些外来物质附着于如检测系统或对准机上的透镜表面上，污染室内壁或附着于半导体晶片的表面上，导致检测精度或图样转移精度的恶化，以及导致如图形的短路或开路缺陷等缺陷；从而半导体集成电路器件的可靠性和产量下降，这是另一问题。另外，本专利技术的另一目的是提供一种半导体集成电路器件的制备方法，其中，把阻挡膜用作光屏蔽膜而形成的光掩膜被使用，光掩膜与检测设备或暴光设备的对准精度能被提高。还有，本专利技术的另一目的是提供一种半导体集成电路器件的制备方法，其中，把阻挡膜用作光屏蔽膜而形成的光掩膜被使用，光掩膜检测设备的检测精度被提高。还有，本专利技术的另一目的是提供一种半导体集成电路器件的制备方法，其中，把阻挡膜用作光屏蔽膜而形成的光掩膜被使用，对准机的图形转移精度能被提高。还有，本专利技术的另一目的是提供一种半导体集成电路器件的制备方法，其中，把阻挡膜用作光屏蔽膜而形成的光掩膜被使用，外来物质的出现能被抑制或防止。还有，本专利技术的另一目的是提供一种半导体集成电路器件的制备方法，其中，把阻挡膜用作光屏蔽膜而形成的光掩膜被使用，半导体集成电路器件的可靠性和产量能被提高。详细描述和附图将使上述和其它目的及本专利技术的新特点得以明了。下面将简述目前申请中揭示的本专利技术的代表性专利技术的梗概。根据本专利技术，当光掩膜被安装于如检测设备或对准机预定装置时，由光掩膜的掩膜衬底上的阻挡膜组成的阻挡图形被放置于掩膜衬底的主表面上，其中，光阻挡图形和预定装置的装配部分互不接触。另外，根据本专利技术，当光掩膜被安装于预定装置上时，在光掩膜的掩膜衬底的主表面上进行预定的处理，其中，预定装置的装配部分与没有阻挡膜的光阻挡图形的区域相接触。另外，根据本专利技术，含阻挡膜的光阻挡图形被放置于第一掩膜衬底的集成电路图形区；在上述集成电路图区的外围，由金属构成的光屏蔽金属区被设置。并在光屏蔽金属区开孔，用于检测光掩膜信息的掩膜图形被形成，以这种方式构建的光掩膜被使用。另外，根据本专利技术，含阻挡膜的光阻挡图形被放置于掩膜衬底的第一主表面的集成电路图形区；而且，在光屏蔽金属区开孔，用于检测光掩膜信息的掩膜图形被形成，当把以这种方式构建的光掩膜安装于对准机上时，暴光光线从掩膜衬底的第二主表面侧射出，其时，对准机的装配部分与集成电路图形被转移到半导体晶片上。另外，根据本专利技术，含阻挡物的光阻挡图形被放于掩膜衬底的第一主表面的集成电路图形区上；在集成电路图区的外围，由金属构成的光屏蔽金属区被放置。并在光屏蔽金属区开孔，用于检测光掩膜信息的掩膜图形被形成；另外，一光掩膜被使用。其构建方式为，固定薄膜时，薄膜的底部与光屏蔽金属区相接触或掩膜衬底被放于掩膜的第一主表面上。另外，根据本专利技术，当光掩膜被安装于预定装置上时，在光掩膜的掩膜衬底的主表面上进行预定处理，其时，预定装置的装配部分与没有含阻挡膜的间色图形的区域相接触。另外，根据本专利技术，含阻挡膜的光阻挡图形被放置于掩膜衬底的第一主表面的集本文档来自技高网...

【技术保护点】
一种制备半导体集成电路器件的方法，包括： （ａ） 从掩膜衬底的第二主表面侧照射远紫外或真空紫外暴光光线的步骤，在上述掩膜衬底的第一主表面上有一光屏蔽图形，它是掩膜上的集成电路图形并组成光阻挡图形；以及 （ｂ） 通过投影光线系统，缩小投影透过上述掩膜衬底的上述暴光光线的步骤，从而上述集成电路图形被映象于形成于半导体集成电路晶片的第一主表面的光阻挡膜上，从而实现转移。

【技术特征摘要】
JP 1999-6-30 185221/991.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第二主表面侧照射远紫外或真空紫外暴光光线的步骤，在上述掩膜衬底的第一主表面上有一光屏蔽图形，它是掩膜上的集成电路图形并组成光阻挡图形；以及(b)通过投影光线系统，缩小投影透过上述掩膜衬底的上述暴光光线的步骤，从而上述集成电路图形被映象于形成于半导体集成电路晶片的第一主表面的光阻挡膜上，从而实现转移。2.根据权利要求1的半导体集成电路器件的制备方法，其中上述暴光光线的波长至少为100nm但小于250nm。3.根据权利要求2的半导体集成电路器件的制备方法，其中上述暴光光线的波长至少为100nm但小于200nm。4.根据权利要求3的半导体集成电路器件的制备方法，其中在上述掩膜衬底的第一主表面的外围部分，提供光屏蔽金属区。5.根据权利要求4的半导体集成电路器件的制备方法，其中在上述掩膜衬底的第一主表面上，提供薄膜来覆盖上述集成电路图形，上述薄膜被接触固定在上述光屏蔽金属区上。6.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第一主表面或第二主表面侧照射远紫外线或真空远紫外暴光光线的步骤，其时，在掩膜固定机械装置上固定住上述掩膜衬底的周边区域，在上述掩膜衬底的第一主表面上有光屏蔽图形，它是掩膜上集成电路图形，并构成光阻挡图形，在上述周边区域上没有提供上述阻挡图形；以及(b)通过投影光学系统，缩小投影穿过上述掩膜衬底的上述暴光光线的步骤，从而使上述集成电路图形映象在形成于半导体集成电路晶片的第一主表面上的光阻挡膜上，从而实现转移。7.根据权利要求6的半导体集成电路的制备方法，其中，上述暴光光线的波长至少为100nm但小于250nm。8.根据权利要求7的半导体集成电路的制备方法，其中，上述暴光光线的波长至少为100nm但小于200nm。9.根据权利要求8的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面的周边区域，提供一光屏蔽金属区域。10.根据权利要求9的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面上提供一薄膜来覆盖上述集成电路图形，上述薄膜被接触固定在上述光屏蔽金属区域。11.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第一主表面或第二主表面侧照射远紫外或真空紫外暴光光线的步骤，上述掩膜衬底在其第一主表面的集成电路图形区内有一作为掩膜上集成电路图形并构成光阻挡图形的光屏蔽图形，并且在第一主表面的周边区域提供了一光屏蔽金属区域；以及(b)通过投影光线系统，缩小投影穿过掩膜衬底的上述暴光光线的步骤，其中，在形成于半导体集成电路晶片的第一主表面上的光阻挡膜上，映象上述集成电路图形，从而实现转移。12.根据权利要求11的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于250nm。13.根据权利要求12的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于200nm。14.根据权利要求13的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面上，提供一薄膜来覆盖上述集成电路图形，上述薄膜被接触固定在上述光屏蔽金属区域。15.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第一主表面或第二主表面侧照射远紫外或真空紫外暴光光线的步骤，上述掩膜衬底在其第一主表面的集成电路图形区内有一作为掩膜上集成电路图形并构成光阻挡层的光屏蔽图形，其中，薄膜被接触固定在上述集成电路图形区的周边部分上，在其上没有形成上述光阻挡图形；以及(b)通过投影光线系统，缩小投影穿过上述掩膜衬底的上述暴光光线的步骤，由此，在形成于半导体集成电路晶片的第一主表面上的光阻挡膜上，映象上述集成电路图形，从而实现转移。16.根据权利要求15的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于250nm。17.根据权利要求16的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于200nm。18.根据权利要求17的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面的周边区域，提供一光屏蔽金属区域。19.根据权利要求18的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面上，上述薄膜被接触固定在上述光屏蔽金属区域。20.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第一主表面或第二主表面侧照射远紫外或真空紫外暴光光线的步骤，上述掩膜衬底在其第一主表面上有间色光屏蔽图形，它组成在掩膜上构建集成电路图形的光阻挡图形；以及(b)通过投影光线系统，缩小投影穿过掩膜衬底的上述暴光光线的步骤，其中，在形成于半导体集成电路晶片的第一主表面上的光阻挡膜上，映象上述集成电路图形，从而实现转移。21.根据权利要求20的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于250nm。22.根据权利要求21的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于200nm。23.根据权利要求22的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面的周边区域，提供一光屏蔽金属区域。24.根据权利要求23的半导体集成电路的制备方法，其中，在上述掩膜衬底的第一主表面上，提供一薄膜来覆盖上述集成电路图形，上述薄膜被接触固定在上述光屏蔽区域。25.一种制备半导体集成电路器件的方法，包括(a)从掩膜衬底的第一主表面或第二主表面侧照射远紫外或真空紫外暴光光线的步骤，掩膜衬底在其第一主表面上，有在尼伯森型相移掩膜上作为集成电路图形并组成光阻挡图形的光屏蔽图形；以及(b)通过投影光线系统，缩小投影穿过上述掩膜衬底的暴光光线的步骤，由此，在半导体集成电路晶片的第一主表面上映象上述集成电路图形，从而实现转移。26.根据权利要求25的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于250nm。27.根据权利要求26的半导体集成电路器件的制备方法，其中，上述暴光光线的波长至少为100nm但小于200nm。28.根据权利要求27的半导体集成电路的制备方法，其中，在上述第一主表面的周边部分，提供一光屏蔽金属区域。29.根据权利要求28...

【专利技术属性】
技术研发人员：长谷川升雄，寺泽恒男，田中稔彦，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]