存储器件及其形成方法技术

一种存储器件及其形成方法，所述形成方法在半导体衬底上形成硬掩膜层后，采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露第三方向上若干漏区和相应的隔离层的表面，采用通过自对准多重图形工艺形成掩膜图形时，使得相邻掩膜图形之间的开口的宽度或特征尺寸可以较小并且表面粗糙度较小，后续沿开口刻蚀所述漏区形成沟槽时，相应的沟槽的宽度或特征尺寸也会较小并且表面粗糙度较小，因而使得在沟槽中形成的位线接触结构的宽度或特征尺寸也会较小并且表面粗糙度较小，因而提高了存储器件的性能。因而提高了存储器件的性能。因而提高了存储器件的性能。

【技术实现步骤摘要】
存储器件及其形成方法


[0001]本专利技术涉及存储器领域，尤其涉及一种存储器件及其形成方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]为了提高存储结构的集成度，动态随机存取存储器(DRAM)中的晶体管通常采用沟槽型的晶体管结构。沟槽型的晶体管的具体结构一般包括：半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区中的至少一个沟槽，位于所述沟槽中的栅极(或字线结构)；位于所述沟槽两侧的有源区的中漏区和至少一个源区。
[0004]现有DRAM的制作过程中，在形成沟道型晶体管后，还需要形成与若干晶体管中的漏区连接的位线接触区或位线接触块(Bitline Contact，BLC)，以及形成将若干位线接触区或位线接触块连接的位线(BL)。
[0005]现有形成位线接触区或位线接触块(BLC)会采用LELE double pattern技术(通过一次光刻和一次刻蚀形成第一图形，在经过一个光刻和一次刻蚀形成第二图形，所述第一图形和第二图形共同作为形成BLC时的刻蚀掩膜)，但是LELE double pattern技术对套刻的精确度要求非常严格，且随着尺寸进一步缩小，LELE double pattern技术已难以实现较小尺寸的位线接触区或位线接触块的制作并且形成接触块图形的边缘会较粗糙，影响器件的性能，提高了工艺的成本。

技术实现思路

[0006]本专利技术所要解决的技术问题是提供一种新的形成较小尺寸的位线接触块的方法和结构，减小接触块图形的边缘的粗糙度，提高器件的性能，降低工艺的成本。
[0007]为此，本专利技术提供了一种存储器件的形成方法，包括：
[0008]提供半导体衬底，所述半导体衬底中形成有沿第一方向延伸的若干分立的有源区，所述若干有源区之间通过隔离层隔离，所述每一个有源区和相应的隔离层中形成有沿第二方向延伸的两条平行的字线，所述两条字线将每一个有源区分为位于两条字线之间的漏区和分别位于字线外侧的源区，且所述第一方向和第二方向之间的具有第一锐角；
[0009]采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面；
[0010]以所述若干条平行的掩膜图形为掩膜，沿开口刻蚀所述漏区和相应的隔离层，在所述漏区和相应的隔离层中形成若干条平行分布的沟槽；
[0011]在所述沟槽中填充导电层，形成条状的位线接触结构；
[0012]将所述条状的位线接触结构打断，形成若干与对应的漏区连接的位线接触块；
[0013]沿垂直于第二方向的方向形成将若干位线接触块连接的位线。
[0014]可选的，所述第三方向与第一方向之间具有第二锐角。
[0015]可选的，所述第三方向与第二方向之间具有第三锐角，所述第二锐角大于所述第一锐角和第三锐角，所述第一锐角、第二锐角和第三锐角之和为180度。
[0016]可选的，所述第一锐角的范围为60度-75度，所述第二锐角的范围为65度-80度，所述第三锐角的范围为35度-45度。
[0017]可选的，所述第一锐角为69度，所述第二锐角为70度，所述第三锐角为41度。
[0018]可选的，采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面的过程包括：在所述衬底上形成硬掩膜层；在所述硬掩膜层上形成沿第三方向延伸的若干平行的第一图形；在所述第一图形的顶部和侧壁表面上以及相邻第一图形之间的硬掩膜层表面上形成侧墙材料层；在所述侧墙材料层上形成第二图形，所述第二图形填充满第一图形之间的空间；去除第一图形顶部上以及第一图形和第二图形之间的侧墙材料层，在所述第一图形和第二图形之间形成开口；沿所述开口刻蚀所述硬掩膜层，使得所述开口的底部暴露出第三方向上若干所述漏区和相应的隔离层的表面，所述开口两侧的剩余的所述硬掩膜层为所述相邻的掩膜图形。
[0019]可选的，在沿所述开口刻蚀所述硬掩膜层时，对所述漏区和硬掩膜层的刻蚀速率大于对所述隔离保护层的刻蚀速率。
[0020]可选的，所述字线表面具有隔离保护层，在形成所述沟槽时，所述漏区相对于所述隔离保护层的刻蚀选择比为5:1-15:1。
[0021]可选的，所述形成位线接触块包括第一部分和位于第一部分上的第二部分，所述第一部分嵌于漏区形成的沟槽中，所述第二部分凸出于所述第一部分的表面，所述第二部分沿沿垂直于第二方向的方向延伸，且所述第二部分的在第二方向或第三方向的宽度小于所述第一部分在第二方向或第三方向的宽度。
[0022]本专利技术还提供了一种采用前述所述的方法形成的存储器件，包括：
[0023]半导体衬底，所述半导体衬底中形成有沿第一方向延伸的若干分立的有源区，所述若干有源区之间通过隔离层隔离，所述每一个有源区和相应的隔离层中形成有沿第二方向延伸的两条平行的字线，所述两条字线将每一个有源区分为位于两条字线之间的漏区和分别位于字线外侧的源区，且所述第一方向和第二方向之间的具有第一锐角；
[0024]位于所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述掩膜图形采用自对准多重图形工艺形成，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面，所述掩膜图形作为后续刻蚀所述漏区和相应的隔离层，在所述漏区和相应的隔离层中形成若干条平行分布的沟槽时的掩膜。
[0025]与现有技术相比，本专利技术技术方案具有以下优点：
[0026]本专利技术的存储器件的形成方法，采用自对准多重图形工艺在半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干漏区和相应的隔离层的表面，采用通过自对准多重图形工艺形成掩膜图
形时，使得相邻掩膜图形之间的开口的宽度或特征尺寸可以较小并且表面粗糙度较小，后续沿开口刻蚀所述漏区形成沟槽时，相应的沟槽的宽度或特征尺寸也会较小并且表面粗糙度较小，因而使得在沟槽中形成的位线接触结构的宽度或特征尺寸也会较小并且表面粗糙度较小，因而提高了存储器件的性能。
[0027]进一步，采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面的过程包括：在所述衬底上形成硬掩膜层；在所述硬掩膜层上形成沿第三方向延伸的若干平行的第一图形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底中形成有沿第一方向延伸的若干分立的有源区，所述若干有源区之间通过隔离层隔离，所述每一个有源区和相应的隔离层中形成有沿第二方向延伸的两条平行的字线，所述两条字线将每一个有源区分为位于两条字线之间的漏区和分别位于字线外侧的源区，且所述第一方向和第二方向之间的具有第一锐角；采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面；以所述若干条平行的掩膜图形为掩膜，沿开口刻蚀所述漏区和相应的隔离层，在所述漏区和相应的隔离层中形成若干条平行分布的沟槽；在所述沟槽中填充导电层，形成条状的位线接触结构；将所述条状的位线接触结构打断，形成若干与对应的漏区连接的位线接触块；沿垂直于第二方向的方向形成将若干位线接触块连接的位线。2.如权利要求1所述的存储器件的形成方法，其特征在于，所述第三方向与第一方向之间具有第二锐角。3.如权利要求2所述的存储器件的形成方法，其特征在于，所述第三方向与第二方向之间具有第三锐角，所述第二锐角大于所述第一锐角和第三锐角，所述第一锐角、第二锐角和第三锐角之和为180度。4.如权利要求3所述的存储器件的形成方法，其特征在于，所述第一锐角的范围为60度-75度，所述第二锐角的范围为65度-80度，所述第三锐角的范围为35度-45度。5.如权利要求4所述的存储器件的形成方法，其特征在于，所述第一锐角为69度，所述第二锐角为70度，所述第三锐角为41度。6.如权利要求1或3所述的存储器件的形成方法，其特征在于，采用自对准多重图形工艺在所述半导体衬底上形成沿第三方向延伸的若干条平行的掩膜图形，所述相邻掩膜图形之间具有开口，所述开口暴露出第三方向上若干所述漏区和相应的隔离层的表面的过程包括：在所述衬底上形成硬掩膜层；在所述硬掩膜层上形成沿第三方向延伸的若干平行的第一图形；在所述第一图形的顶...

【专利技术属性】
技术研发人员：黄娟娟，王凌翔，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：