包括单独的抗穿通层的晶体管结构及其形成方法技术

一种集成电路晶体管结构可以包括衬底上的栅电极和衬底中的靠近栅电极的源／漏区。与衬底分离的抗穿通层靠近源／漏区。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常涉及集成电路领域，特别涉及晶体管和形成晶体管的方法。
技术介绍
小晶体管，例如MOSFET，的特性可以受到通常称为“穿通”的短沟道效应的影响。穿通可以在例如MOSFET的漏区产生的耗尽区接触或紧密地靠近相对的MOSFET的源区产生的相对的耗尽区的时候被观察到。耗尽区的接触能够引起电荷在源区和漏区之间的移动而不受施加到栅的电压的影响。因此，受到穿通影响的MOSFET可能丧失诸如开关(即，完全关断)的功能。通过向MOSFET的衬底注入杂质离子来补偿穿通效应是公知的。图1示出了在短沟道MOSFET的衬底中掺杂的效应的示例图。具体地，图1中的曲线示出了当MOSFET的沟道长度减小到大约0.85μm的时候，在不注入离子时，穿通可以在MOSFET中发展。相反，图1中的曲线(b)和(c)示出了，在衬底中分别地增加离子注入的剂量可以抑制穿通的生成，直到沟道的长度减小到临近0.5μm。图2示出了具有在衬底中的穿通区注入200的MOSFET，它能够阻挡例如源区产生的耗尽区205不能达到漏区或者漏区产生的耗尽区。因此，穿通区注入200可以防止穿通的生成以便MOSFET能够继续可靠地操作，本文档来自技高网...

【技术保护点】
一种集成电路晶体管结构，包括：衬底上的栅电极；在衬底中的靠近栅电极的源／漏区；以及与衬底分开的靠近源／漏区的抗穿通层。

【技术特征摘要】
US 2002-10-8 10/266,8111.一种集成电路晶体管结构，包括衬底上的栅电极；在衬底中的靠近栅电极的源/漏区；以及与衬底分开的靠近源/漏区的抗穿通层。2.根据权利要求1所述的集成电路晶体管结构，还包括在衬底中的与靠近源/漏区的栅电极相对的沟道区，其中抗穿通层从沟道区底下的衬底中的区中偏移。3.根据权利要求1所述的集成电路晶体管结构，还包括在衬底中的与靠近源/漏区的栅电极相对的沟道区，其中抗穿通层具有第一表面，面对并远离沟道区，以及第二表面，与第一表面相对，并且面对沟道区。4.根据权利要求1所述的集成电路晶体管结构，其中抗穿通层包括未掺杂的抗穿通层。5.根据权利要求1所述的集成电路晶体管结构，其中集成电路晶体管结构包括存储器件的MOSFET。6.根据权利要求1所述的集成电路晶体管结构，其中抗穿通层包括电绝缘层。7.根据权利要求1所述的集成电路晶体管结构，其中抗穿通层包括氧化层。8.根据权利要求1所述的集成电路晶体管结构，其中抗穿通层包括在整个层的厚度上基本均匀的抗穿通特性。9.根据权利要求1所述的集成电路晶体管结构，还包括与栅电极自对齐的衬底中的沟槽，其中抗穿通层在沟槽中。10.根据权利要求1所述的集成电路晶体管结构，其中源/漏区在沟槽中。11.根据权利要求9所述的集成电路晶体管结构，其中抗穿通层在沟槽的侧壁上。12.根据权利要求11所述的集成电路晶体管结构，其中抗穿通层包括氧化层，以及氮化物层。13.根据权利要求9所述的集成电路晶体管结构，其中抗穿通层包括一个或多个硅氧化物层和硅氮化物层。14.根据权利要求9所述的集成电路晶体管结构，还包括在沟槽中的第一半导体材料，以及在栅电极和第一半导体材料之间的，在第一半导体材料上的沟槽中的第二半导体材料，其中第二半导体材料包括源/漏区。15.根据权利要求14所述的集成电路晶体管结构，还包括衬底中的轻度掺杂的源/漏区靠近沟槽中的源/漏区。16.根据权利要求15所述的集成电路晶体管结构，其中沟槽中的第一半导体材料的表面在轻度掺杂的源/漏区的结和衬底的底下。17.根据权利要求15所述的集成电路晶体管结构，其中沟槽中的第二半导体材料的表面与靠近沟槽的轻度掺杂的源/漏区的表面共面。18.根据权利要求14所述的集成电路晶体管结构，其中抗穿通层与靠近第二半导体材料的侧壁的部分分开。19.根据权利要求18所述的集成电路晶体管结构，其中第二半导体材料直接位于侧壁的部分上。20.根据权利要求1所述的集成电路晶体管结构，还包括在栅电极上的盖层。21.一种集成电路晶体管结构，包括衬底上的栅电极；在衬底中的靠近栅电极的源/漏区；以及与衬底分开的靠近源/漏区的抗穿通层。22.根据权利要求21所述的集成电路晶体管结构，还包括在沟槽中的第一半导体材料，以及在栅电极和第一半导体材料之间的，在第一半导体材料上的沟槽中的第二半导体材料，其中第二半导体材料包括源/漏区。23.根据权利要求21所述的集成电路晶体管结构，其中抗穿通层在沟槽的侧壁上。24.根据权利要求22所述的集成电路晶体管结构，还包括沟槽的侧壁上的抗穿通层，其中抗穿通层与靠近第二半导体材料的侧壁的部分分开25.根据权利要求24所述的集成电路晶体管结构，其中侧壁部分直接位于第二半导体材料上。26.根据权利要求21所述的集成电路晶体管结构，还包括在衬底中的靠近源/漏区的轻掺杂的源/漏区。27.根据权利要求26所述的集成电路晶体管结构，其中沟槽中的第一半导体材料的表面在轻度掺杂的源/漏区的结和靠近源/漏区的衬底的下面。28.根据权利要求26所述的集成电路晶体管结构，其中沟槽中的第二半导体材料的表面与轻掺杂的源/漏区共面。29.一种集成电路晶体管结构，包括在衬底上的栅电极；在衬底中的与栅电极自对齐的沟槽；在沟槽中的源/漏区；以及在沟槽的侧壁上的抗穿通层。30.根据权利要求29所述的集成电路晶体管结构，还包括在沟槽中的第一半导体材料，以及在栅电极和第一半导体材料之间的，在沟槽中的第一半导体材料上的第二半导体材料，其中第二半导体材料包括源/漏区。31.根据权利要求30所述的集成电路晶体管结构，其中沟槽中的第一半导体材料的表面在轻度掺杂的源/漏区的结和靠近沟槽的衬底的之下。32.根据权利要求30所述的集成电路晶体管结构，其中在沟槽中的第二半导体材料的表面与靠近沟槽的轻掺杂的源/漏区的表面共面。33.根据权利要求30所述的集成电路晶体管结构，其中抗穿通层包括在沟槽的侧壁上的氧化层。34.根据权利要求29所述的集成电路晶体管结构，其中抗穿通层与靠近第二半导体材料的沟槽的侧壁的部分分开。35.一种集成电路晶体管结构，包括在衬底上的栅电极；在衬底上的靠近栅电极的源/漏区；以及靠近源/漏区的衬底中的电绝缘抗穿通层。36.根据权利要求35所述的集成电路晶体管结构，其中电绝缘抗穿通层包括氧化层。37.根据权利要求36所述的集成电路晶体管结构，其中电绝缘抗穿通层还包括氮化物层。38.根据权利要求35所述的集成电路晶体管结构，其中电绝缘抗穿通层包括一个或多个硅氧化物层和硅氮化物层。39.根据权利要求35所述的集成电路晶体管结构，还包括与栅电极自对齐的衬底中的沟槽，其中电绝缘抗穿通层在沟槽的侧壁上。40.一种集成电路晶体管结构，包括在衬底上的栅电极；在衬底上的靠近栅电极的源/漏区；以及在衬底中的靠近源/漏区的与栅电极自对齐的抗穿通层。41.根据权利要求40所述的集成电路晶体管结构，还包括与栅电极自对齐的衬底中的沟槽，其中抗穿通层在沟槽的侧壁上。42.一种集成电路晶体管结构，包括在衬底上的栅电极；在衬底上的靠近栅电极的源/漏区；以及靠近源/漏区的在整个的厚度上具有基本均匀的抗穿通特性的抗穿通层。43.根据权利要求42所述的集成电路晶体管结构，其中抗穿通层包括氧化层。44.根据权利要求43所述的集成电路晶体管结构，其中抗穿通层还包括氮化物层；45.根据权利要求42所述的集成电路晶体管结构，其中抗穿通层包括一个或多个硅氧化物层和硅氮化物层。46.一种集成电路晶体管结构包括在衬底上的栅电极；在衬底中的靠近栅电极的源/漏区；以及靠近源/漏区的未...

【专利技术属性】
技术研发人员：朴炳俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]