半导体衬底、其制造方法以及半导体器件的制造方法技术

本发明专利技术公开了一种半导体衬底、其制造方法以及半导体器件的制造方法。其目的在于：抑制ＣＭＰ后的衬底表面的段差。在端部拥有缺口的半导体衬底上，缺口的两肩部的形状都为圆弧状，同时，两肩部的曲率的差在０ｍｍ以上且０．１ｍｍ以下。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
最近，细微化技术的急速发展带来了在半导体器件中的半导体元件数的飞跃增加，也就是带来了高集成化。因此，形成半导体元件的活性区域和半导体元件间的隔离区域变得非常地小。结果，对设在衬底的细沟内埋入氧化绝缘膜的STI(Shallow Trench Isolation)被作为隔离方法采用，代替了使用氧化法的LOCOS隔离。具体的STI的形成方法如下。首先，在衬底形成隔离沟后，用化学气相淀积法(Chemical Vapor Deposition(CVD)法)将氧化绝缘膜埋入隔离沟。之后，通过化学机械研磨法(Chemical Mechanical Polishing(CMP)法)除去在活性区域上形成的氧化绝缘膜，同时，将被埋入隔离沟的氧化绝缘膜的表面平坦化，去掉隔离区域上及活性区域上的段差。在进行CMP时，例如，如特开平9-36073号公报所示，为了测定在半导体晶片全体上或在晶片上的以半导体器件(芯片)为单位的部分上是否完成了平坦化，在埋入沟内的氧化绝缘膜的下侧预先形成终点检出膜。现在，一般用氮化膜(SiN膜)作为终点检出膜。此时，为了使氧化绝缘膜的研磨速度比氮本文档来自技高网...

【技术保护点】
一种半导体衬底，其在端部有缺口，其特征在于：　　　　所述缺口的两肩部的形状都为圆弧状，并且所述两肩部的曲率的差大于等于０ｍｍ且小于等于０．１ｍｍ。

【技术特征摘要】
JP 2003-1-20 2003-0110171.一种半导体衬底，其在端部有缺口，其特征在于所述缺口的两肩部的形状都为圆弧状，并且所述两肩部的曲率的差大于等于0mm且小于等于0.1mm。2.根据权利要求第1项所述的半导体衬底，其特征在于所述两肩部的曲率都大于等于0.3mm。3.根据权利要求第1项所述的半导体衬底，其特征在于所述缺口的底部的形状为圆弧状，所述底部的曲率大于等于1mm。4.根据权利要求第3项所述的半导体衬底，其特征在于所述缺口的两壁面都被进行镜面加工，并且它们之间的角度大于等于89°且小于等于95°。5.一种半导体器件的制造方法，该半导体器件使用权利要求第1项所述的半导体衬底，其特征在于其包括将绝缘膜或导电膜埋人设在所述半导体衬底的凹部的工序，和用化学机械的研磨将所述绝缘膜或所述导电膜平坦化的工序。6.一种半导体器件的制造方法，该半导体器件使用权利要求第1项所述的半导体衬底，其特征在于其包括在所述半导体衬底上形成终点检出膜的工序、用光掩膜图案对所述终点检出膜及所述半导体衬底进行蚀刻形成隔离沟的工序、在所述隔离沟埋...

【专利技术属性】
技术研发人员：日高义晴，池之内胜行，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]