半导体装置和形成半导体装置的方法制造方法及图纸

本文公开一种具有双栅电极（６０，５０）的半导体装置以及形成这种半导体装置的方法。第一金属／硅栅堆和第一栅电介质（４０）在第一掺杂区形成。金属／栅堆（６０，５０）包括第一栅电介质（４０）上面的金属部分（５０）和金属部分（５０）上面的第一栅部分（６０）。硅栅（６０）和第二栅电介质（４０）在第二掺杂区形成。在一种实施例中，第一和第二栅部分是Ｐ＋掺杂硅锗，而金属部分是ＴａＳｉＮ。在另一实施例中，第一和第二栅部分是Ｎ＋掺杂的多晶硅，而金属部分是ＴａＳｉＮ。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及，特别涉及具有双栅极的半导体装置和形成这种半导体装置的方法。
技术介绍
传统上使用多晶硅作MOS晶体管的栅电极。多晶硅电极一般掺杂P+或N+以匹配CMOS技术的源区和漏区的掺杂。然而，随着装置尺寸缩小，使用多晶硅作为栅电极就产生了问题。例如，随着P+掺杂的多晶硅栅电极尺寸的减小，硼可以通过栅电介质从多晶硅栅电极渗入并降低装置的可靠性。另外，随着P+和N+掺杂的多晶硅尺寸的缩小，掺杂浓度会增加。为了将掺杂物打入栅电极，需要执行高温处理。由于尺寸缩小，源极和漏极会变薄。不利之处在于，高温处理可能使源极和漏极变得更深。然而，如果不使用高温，掺杂物很可能存在于远离栅极电介质的位置。因此，需要一个没有掺杂的栅电极区域。这个多耗尽效应(polydepletion effect)将作为附加的电容与栅电介质电容串联。换句话说，不希望增加晶体管的有效氧化物厚度。多耗尽效应在原有技术中不是重要的效应，因为多耗尽区域的厚度比栅极介质的有效厚度要小。一个解决方案是使用逸出功与P掺杂硅或N掺杂硅的逸出功近似相等的材料。P掺杂硅具有的逸出功大约为4.1eV，而N掺杂硅具有的逸出功大约为5.本文档来自技高网...

【技术保护点】
一种形成半导体装置的方法，其包括：　　　　提供具有第一掺杂区域和第二掺杂区域的半导体衬底；　　　　在所述第一掺杂区和第二掺杂区上面提供电介质；　　　　在所述电介质上面提供金属层；　　　　将所述金属层形成图案，以将金属部分置于至少部分所述第一掺杂区之上；　　　　在所述金属部分和所述第二掺杂区上形成硅层；以及　　　　将所述硅层和金属部分形成图案，以将硅栅置于所述第二掺杂区之上，将金属／硅栅堆置于所述第一掺杂区之上。

【技术特征摘要】
【国外来华专利技术】US 2001-5-26 09/865,8551.一种形成半导体装置的方法，其包括提供具有第一掺杂区域和第二掺杂区域的半导体衬底；在所述第一掺杂区和第二掺杂区上面提供电介质；在所述电介质上面提供金属层；将所述金属层形成图案，以将金属部分置于至少部分所述第一掺杂区之上；在所述金属部分和所述第二掺杂区上形成硅层；以及将所述硅层和金属部分形成图案，以将硅栅置于所述第二掺杂区之上，将金属/硅栅堆置于所述第一掺杂区之上。2.如权利要求1所述的方法，其中所述的金属层包含钽、硅和氮。3.如权利要求2所述的方法，其中所述的硅层在原位置掺杂了一种或多种砷和磷。4.如权利要求2所述的方法，其中所述的硅层在原位置掺杂了锗。5.如权利要求4所述的方法，其中所述的硅层掺杂了硼。6.如权利要求1所述的方法，其中所述的半导体衬底具有价电子带和传导带，价电子带和传导带之间具有中间隙，所述金属层在所述价电子带和所述中间隙之间具有逸出功。7.如权利要求1所述的方法，其中所述的半导体衬底具有价电子带和传导带，价电子带和传导带之间具有中间隙，所...

【专利技术属性】
技术研发人员：塔特恩盖，比施银恩古银，维德亚S考什克，詹姆斯KIII谢弗，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]