半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，具有：在半导体基板的元件分离区域形成第一沟槽的工序；埋入第一沟槽内地形成由绝缘膜构成的第一膜的工序；在第一沟槽内形成比第一沟槽深的第二沟槽的工序；在第二沟槽内形成埋入膜的工序；以及对第一膜的多余堆积部分及埋入膜的多余堆积部分同时进行研磨的工序。由此得到即使是在减少研磨工序次数的情况下，在深沟槽形成的蚀刻时，也能够抑制蚀刻不良发生的半导体装置的制造方法。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于，特别是关于具有元件分离区域的。
技术介绍
现有，作为双极(性)晶体管等半导体装置的元件分离技术，所知道的有利用由LOCOS(硅的局部氧化Local Oxidation of Silicon)法形成的场氧化膜而加以元件分离，形成为了分离基板中的高浓度杂质层的深沟的方法。在由这样的LOCOS法所形成的场氧化膜中，存在有表面的平坦性差，同时由尖嘴而引起元件分离区域的面积的增大而带来进一步微细化的困难。因此，近年来提出了使用平坦性优异、且能够更微细化的STI(浅沟隔离shallow trench isolation)法的元件分离技术来取代LOCOS法。该STI法，例如在特开平9-8119号公报中有说明。图17至图27是为了说明包含基于现有的STI法的元件分离区域的半导体装置的制造工艺的截面图。以下参照图17至图27，对现有的半导体装置的制造工艺加以说明。首先，如图17所示，在P型硅基板101的主表面上，形成N+型埋入层102。在N+型埋入层102上，形成N型外延硅层103。在N型外延硅层103上，使用热氧化法形成氧化硅膜(SiO2膜)104。在氧化硅膜104上，由后述的本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，具有：在半导体基板的元件分离区域形成第一沟槽的工序；埋入所述第一沟槽内地形成由绝缘膜构成的第一膜的工序；在所述第一沟槽内形成比所述第一沟槽深的第二沟槽的工序；在所述第二沟 槽内形成埋入膜的工序；和对所述第一膜的多余堆积部分及所述埋入膜的多余堆积部分同时实质性研磨的工序。

【技术特征摘要】
JP 2003-2-7 2003-0304631.一种半导体装置的制造方法，其特征在于，具有在半导体基板的元件分离区域形成第一沟槽的工序；埋入所述第一沟槽内地形成由绝缘膜构成的第一膜的工序；在所述第一沟槽内形成比所述第一沟槽深的第二沟槽的工序；在所述第二沟槽内形成埋入膜的工序；和对所述第一膜的多余堆积部分及所述埋入膜的多余堆积部分同时实质性研磨的工序。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，还具有在所述第一膜上形成覆盖性比所述第一膜良好的第二膜的工序，形成所述第二沟槽的工序，包含将所述第二膜及所述第一膜作为掩膜，通过对所述半导体基板的蚀刻，在所述第一沟槽内形成比所述第一沟槽深的第二沟槽的工序。3.根据权利要求2所述的半导体装置的制造方法，其特征在于所述第二膜是HTO膜。4.根据权利要求2所述的半导体装置的制造方法，其特征在于形成所述第二沟槽的工序包含在所述第二膜上的既定区域形成抗蚀膜后，以所述抗蚀膜作为掩膜而对所述第二膜及所述第一膜形成图案的工序；和在去除所述抗蚀膜后，以所述形成图案的所述第二膜及所述第一膜作为掩膜，通过对所述半导体基板的蚀刻，而在所述第一沟槽内形成深度大于第一沟槽的第二沟槽的工序。5.根据权利要求4所述的半导体装置的制造方法，其特征在于形成所述第二沟槽的工序包含一边在残留所述第二膜为既定厚度，一边通过对所述半导体基板的蚀刻，而在所述第一沟槽内形成深度大于第一沟槽的第二沟槽的工序。6.根据权利要求5所述的半导体装置的制造方法，其特征在于所述第二膜具有300nm以上500nm以下的厚度。7.根据权利要求2所述的半导体装置的制造方法，其特征在于形成所述第二沟槽的工序包含在所述第二膜上的既...

【专利技术属性】
技术研发人员：井原良和，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]