半导体装置、电子设备及它们制造方法，以及电子仪器制造方法及图纸

本发明专利技术可以抑制连接可靠性的降低的同时，可以实现不同种类芯片的三维安装结构。利用ＡＣＦ接合法半导体芯片３安装在半导体封装ＰＫ１１的上，在半导体封装ＰＫ１１的上面，叠层：利用密封树脂１７来密封半导体芯片１３的半导体封装ＰＫ１２；利用密封树脂１７来密封的范围设定成：覆盖半导体芯片１３的同时，在半导体芯片１３的安装面的一侧的面上，（密封树脂）到达突出电极１６的布置区域。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置、电子设备、电子仪器、半导体装置的制造方法和电子设备的制造方法，特别适用于半导体封装等的层叠结构上的技术。
技术介绍
在以往的半导体装置中，为了谋求节省半导体芯片安装时的空间，例如有，在专利文献1中所公开那样，通过载体基板三维安装半导体芯片的方法。专利文献特开平10-284683号公报然而，在通过载体基板三维安装半导体芯片的方法中，存在着发生载体基板的翘曲、降低三维安装时的连接可靠性的同时，很难层叠不同种类芯片等的问题。
技术实现思路
因此，本专利技术的目的是提供一种不降低连接可靠性的同时，可以层叠不同种类芯片三维安装的半导体装置、电子设备、电子仪器、半导体装置的制造方法和电子设备的制造方法。为了解决所述问题，根据本专利技术之一的半导体装置，其特征在于，包括第1载体基板；装载在所述第1载体基板上的第1半导体芯片；第2载体基板；装载在第2载体基板上的第2半导体芯片；突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片的密封部件。由此，密封第2半导体芯片的密封本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：第１载体基板；装载在所述第１载体基板上的第１半导体芯片；第２载体基板；装载在第２载体基板上的第２半导体芯片；突出电极，其连接所述第２载体基板和所述第１载体基板，以使所 述第２载体基板保持在所述第１半导体芯片上；和密封部件，其以包含所述突出电极的布置区域的形态，密封所述第２半导体芯片。

【技术特征摘要】
JP 2003-3-18 2003-0742181.一种半导体装置，其特征在于，包括第1载体基板；装载在所述第1载体基板上的第1半导体芯片；第2载体基板；装载在第2载体基板上的第2半导体芯片；突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；和密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片。2.根据权利要求1所述的半导体装置，其特征在于所述第2载体基板固定在第1载体基板上，使之横跨所述第1半导体芯片。3.根据权利要求1所述的半导体装置，其特征在于所述密封部件是成模树脂。4.根据权利要求1或2所述的半导体装置，其特征在于所述密封部件的侧壁和所述第2载体基板的侧壁的位置一致。5.根据权利要求1～4中的任意1项所述的半导体装置，其特征在于所述第1半导体芯片是倒装式安装在所述第1载体基板上。6.根据权利要求1～5中的任意1项所述的半导体装置，其特征在于多个所述第1半导体芯片是并列设在所述第1载体基板上。7.根据权利要求6所述的半导体装置，其特征在于所述第1半导体芯片是压焊接合方法接合在所述第1载体基板。8.根据权利要求1～7中的任意1项所述的半导体装置，其特征在于包含所述第1载体基板和装载在所述第1载体基板的所述第1半导体芯片的半导体装置，和包含所述第2载体基板和装载在所述第2载体基板的所述第2半导体芯片的半导体装置，在相同的温度下具有不同的弹性模量。9.根据权利要求1～8中的任意1项所述的半导体装置，其特征在于装载所述第1半导体芯片的第1载体基板是倒装式安装的球栅阵列；装载所述第2半导体芯片的第2载体基板是成模密封的球栅阵列或芯片尺寸封装。10.一种半导体装置，其特征在于，包括载体基板；装载在所述载体基板上的第1半导体芯片；装载在所述载体基板上的第2半导体芯片；突出电极，其连接所述第2半导体芯片和所述第1载体基板，以使所述第2半导体芯片保持在所述第1半导体芯片上；和密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片。11.根据权利要求1所述的半导...

【专利技术属性】
技术研发人员：青柳哲理，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]