用于控制掺碳氧化物薄膜的蚀刻偏差的方法技术

一种用于控制掺碳氧化物薄膜的蚀刻偏差的方法，包括在循环的两步骤工艺中进行蚀刻，即掺碳氧化物（ＣＤＯ）去除工艺，所述ＣＤＯ去除工艺包括第一气体，以便在ＣＤＯ层中蚀刻出沟槽。跟在ＣＤＯ去除工艺后面的是聚合物沉积工艺。聚合物沉积工艺包括在反应器中引入第二气体，以便将聚合物沉积在ＣＤＯ层的沟槽中。第一气体包括第一分子，第一分子具有碳原子对氟原子的第一比例，第二气体包括第二分子，第二分子具有碳原子对氟原子的第二比例，使得碳原子对氟原子的第二比例大于碳原子对氟原子的第一比例。可以重复上述工艺，从而蚀刻出最终结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
在半导体器件制作方面的趋势之一是减小半导体器件的尺寸。因此，构成半导体器件的部件(例如，沟槽通道、触点、互连线、插栓等)的尺寸相应地持续减小。这导致了构成半导体器件的部件的密度增加。如今，制作具有亚微米尺寸的部件的半导体器件，需要程序化加工亚微米结构，如沟槽(trench)和通道(via)。由于半导体器件的尺寸减小以及构成半导体器件的部件的密度增加，必须控制部件的临界尺寸(Critical Dimension，CD)。部件的临界尺寸是必须在设计公差范围以内的规定的几何结构的尺寸。临界尺寸可以代表为了保持半导体器件性能的一致性而必须的图案化的线的宽度或者两条线之间的距离。如果不控制部件的临界尺寸，则部件可能不按照设计要求工作(例如，由于电阻率、电容或者其它电气特性的变化)，导致半导体器件的性能下降，甚至导致半导体器件严重损坏。为了控制部件的临界尺寸，用于制作部件的工艺至少应该对蚀刻偏差进行控制。蚀刻偏差是光刻之后所形成的图案的预期尺寸与蚀刻之后实际形成的部件的尺寸之间的差异。例如，如果沟槽的预期宽度是1μm(光刻之后形成图案)，并且如果用于制作沟槽的工艺蚀刻成1.30μm的沟槽，则认为该工艺具有+0.3μm的蚀刻偏差。由于可能无法保持部件的临界尺寸而具有较差的蚀刻偏差是不希望的，这可能导致半导体器件降级和/或失效。图1A-1C示出了现有技术中的用于在半导体器件的介电层中蚀刻沟槽的工艺。本领域技术人员应该理解，部件如沟槽和通道可以使用在铜互连双重镶嵌集成中，并且介电层对铜互连线、通道和触点等进行绝缘。如图1A所示，半导体器件100包括掺碳氧化物(Carbon Doped Oxide，CDO)介电层110。CDO介电层110是由SiO2、C和H组成的化合物，并且可以利用多种方法(例如，化学汽相沉积，通过使CDO在晶片上旋压等)进行沉积。将光刻胶层120沉积在介电层110的上面。光刻胶层具有一个宽度等于沟槽宽度临界尺寸(CD)的窗口130。在正性抗蚀剂技术中，将光刻胶层120曝光，并且在显影溶液中显影，从而除掉光刻胶层120的曝光部分。因此，图1A示出了在光刻胶层的曝光部分被除掉之后的光刻胶层120。本领域技术人员应该理解，负性抗蚀剂技术也可以用于蚀刻如沟槽、通道等部件。图1B示出了已经对CDO介电层进行了等离子蚀刻工艺之后的半导体器件100。等离子蚀刻工艺包括在反应器中将半导体器件100暴露到包括氟化碳气体(例如C4F8、C2F6或CF4)、氧气或氮气、以及氩气的等离子体中。以在范围为1000-4000瓦的射频(RF)功率激发(strike)等离子体。等离子蚀刻工艺是各向异性的，并且在半导体器件100处于反应器中的等离子体中一段预定时间之后，形成了沟槽135。由于等离子体反应，特别是等离子体中的氧与沟槽135的侧壁中的含碳有机物如CH3等的反应，释放出气体，如二氧化碳和一氧化碳等。从CDO介电层110的侧壁消耗含碳有机物产生耗尽区140。耗尽区140是氧化硅类的，并且容易被在湿法清洗工艺中使用的含氟离子试剂剥离。图1C示出了湿法清洗工艺处理之后的半导体器件100。如图1C所示，灰化或湿法清洗工艺除掉了光刻胶层120。此外，湿法清洗工艺去除了耗尽区140并且使沟槽宽度大于沟槽的临界尺寸CD(CDO侵蚀)。具有大于沟槽临界尺寸(CD)的沟槽宽度是不希望的。如果耗尽区140留在原地并且不被湿法清洗工艺除掉，则耗尽区的介电常数‘k’增大。这样增加介电常数导致介电层作为绝缘材料的作用减小并且在相邻铜线之间导致不合需要的电容性干扰。附图说明通过举例而不是进行限制，在附图中示出了这里所描述的本专利技术的一个或多个实施例。为了使图示简明清楚，在附图中示出的部件不是按照比例绘出的。例如，为了清楚，可以相对于其它部件夸大某些部件的尺寸。另外，在认为合适的情况下，在附图中重复相同的标号以表示对应的或相似的部件。图1A-C示出了现有技术的、用于在半导体器件的介电层中蚀刻出沟槽的工艺；图2A-C示出了本专利技术的一个实施例的用于在半导体器件的介电层中蚀刻出沟槽的工艺的一个循环；图3示出了本专利技术的一个实施例的用于在半导体器件的介电层中蚀刻出沟槽的工艺的第二循环；图4示出了本专利技术的一个实施例中的从沟槽中除掉光刻胶层和聚合物之后的半导体器件。具体实施例方式描述了对基于介电薄膜的掺碳氧化物的蚀刻偏差进行控制的方法。在以下的描述中，为了提供对本专利技术的一个或多个实施例的透彻理解，列出了许多具体细节如具体材料、反应器压强、反应器功率等。但是，本领域技术人员应该清楚，可以在没有这些具体细节的情况下实施本专利技术的一个或多个实施例。在其它情况下，不对众所周知的材料或方法进行描述，以避免不必要地喧宾夺主、淡化本专利技术的主题。利用这里的描述，本领域技术人员应该能够在不进行过度试验的情况下实现适当的功能。在说明中对“一个实施例”、“实施例”和“示例性实施例”等的引用表示所描述的实施例可能包括具体的构造、结构或特性，但不是每个实施例都必须包括这些具体的构造、结构或特性。此外，这些短语不一定必须涉及相同的实施例。另外，当描述与一个实施例相关的具体构造、结构或特性时，可以认为本领域一般技术人员在其一般知识范围内可以实现与其它实施例相关的这些构造、结构或特性，而无论在其它实施例中是否清楚地进行了描述。对基于介电薄膜的掺碳氧化物的蚀刻偏差进行控制的方法的每个循环包括两个工艺，第一工艺过程称为CDO去除工艺(如图2B所示)，第二工艺过程称为聚合物沉积工艺(如图2C所示)。在CDO去除工艺期间，与高反应器功率一起利用第一气体从沟槽的底部除掉CDO。在本专利技术的一个实施例中，第一气体包括含碳和氟原子的分子组成的气体，该分子具有碳原子对氟原子的第一比例。在进行聚合物沉积工艺期间，与低反应器功率一起利用第二气体在沟槽的侧壁上沉积碳聚合物。在本专利技术的一个实施例中，第二气体具有由第二比例的碳原子和氟原子组成的分子，使得，第二气体分子中的碳原子对氟原子的比例大于第一气体分子中的碳原子对氟原子的比例。在进行聚合物沉积工艺期间沉积的碳聚合物对侧壁进行保护并且在后续的蚀刻工艺中防止正蚀刻偏差。这样，在每个循环中，在对沟槽的底部进行蚀刻的同时对沟槽的侧壁进行保护，使被侵蚀掉的CDO最少化。当形成半导体器件时，经常需要形成将一个器件与另一个器件电连接的电路。用于形成电连接的一个方法是在要被连接的器件的上面、下面或者其邻接处的衬底中形成沟槽或开口(opening)。然后对这些开口填充导电材料(例如铜)以形成导电介质。在本专利技术的一个实施例中，在多层结构中形成沟槽，该多层结构包括生长在衬底上的CDO介电层(对铜线进行绝缘)与沉积在CDO介电层上的光刻胶层。本领域技术人员应该理解，可以用其它结构和材料构成包括CDO介电层的半导体器件。图2A-2C示出了本专利技术的一个实施例的用于在半导体器件的介电层中蚀刻出沟槽的工艺的一个循环。尽管图2A-2C的实施例描述了对沟槽进行蚀刻，但是本领域技术人员应该理解，图2A-2C中示出的工艺可以用于在CDO材料中蚀刻任何开口，例如通道等。尽管图2A-2C的实施例代表了蚀刻工艺的一个循环，但是本领域技术人员应该理解，可以利用多个循环在CDO介电层225中蚀刻沟槽本文档来自技高网...

【技术保护点】
一种方法，包括：进行掺碳氧化物去除工艺，所述掺碳氧化物去除工艺包括引入第一气体，以便在掺碳氧化物层中形成沟槽；以及进行聚合物沉积工艺，所述聚合物沉积工艺包括引入第二气体，以便将聚合物沉积在所述掺碳氧化物层的沟槽中。

【技术特征摘要】
US 2002-6-10 10/166,1501.一种方法，包括进行掺碳氧化物去除工艺，所述掺碳氧化物去除工艺包括引入第一气体，以便在掺碳氧化物层中形成沟槽；以及进行聚合物沉积工艺，所述聚合物沉积工艺包括引入第二气体，以便将聚合物沉积在所述掺碳氧化物层的沟槽中。2.如权利要求1所述的方法，其中，所述第一气体包括第一分子，该第一分子具有碳原子对氟原子的第一比例，并且所述第二气体包括第二分子，该第二分子具有碳原子对氟原子的第二比例，使得碳原子对氟原子的第二比例大于碳原子对氟原子的第一比例。3.如权利要求1所述的方法，其中，所述第一气体具有比所述第二气体更高的氟原子百分比。4.如权利要求1所述的方法，其中，所述第一气体是CF4，所述第二气体是C4F8。5.如权利要求1所述的方法，其中，所述掺碳氧化物去除工艺和所述聚合物沉积工艺在一个反应器中进行。6.如权利要求5所述的方法，其中，所述反应器包括磁增强反应离子蚀刻反应器和常规的反应离子蚀刻反应器中的任何一个。7.如权利要求1所述的方法，其中，对于12英寸晶片，所述第一气体在1000到4000瓦之间的射频功率下形成等离子体。8.如权利要求1所述的方法，其中，用于掺碳氧化物去除工艺的激发等离子体的功率高于用于聚合物沉积工艺的激发等离子体的功率。9.如权利要求8所述的方法，其中，在进行聚合物沉积工艺期间形成的等离子体不含氧。10.如权利要求8所述的方法，其中，对于12英寸晶片，以500到1000瓦之间的射频功率激发等离子体。11.如权利要求1所述的方法，其中，所述聚合物至少包括氟化烃类和烃类中的一种。12.如权利要求1所述的方法，其中，所述掺碳氧化物去除工艺是各向异性的。13.如权利要求1所述的方法，其中，所述聚合物沉积工艺是各向同性的。14.一种方法，用于在掺碳氧化物介电层中形成沟槽，该方法包括在光刻胶层中形成窗口，所述光刻胶层沉积在掺碳氧化物层的上面；进行掺碳氧化物去除工艺，所述掺碳氧化物去除工艺包括在反应器中引入第一气体，以便在所述掺碳氧化物层中形成沟槽；以及进行聚合物沉积工艺，所述聚合物沉积工艺包括在反应器引入第二气体，以便将聚合物沉积在所述掺碳氧化物层的沟槽中，其中，所述第一气体包括第一分子，该第一分子具有碳原子对氟原子的第一比例，并且所述第二气体包括第二分子，该第二分子具有碳原子对氟原子的第二比例，使得碳原子对氟原子的第二比...

【专利技术属性】
技术研发人员：戴维格雷西亚斯，许乌恩莫格帕克，维贾雅库马尔拉马钱德拉拉奥，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]