分离栅极快闪存储器单元及其制作方法技术

本发明专利技术提供一种分离栅极快闪存储器单元及其制作方法。该分离栅极快闪存储器单元的特征为具有一圆弧形状的浮置栅极及一侧壁子结构的控制栅极。该圆弧形状的浮置栅极于快闪存储器单元进行一数据抹除时可提供稳定的抹除电压，以提高快闪存储器元件可靠度。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种具有圆弧形状浮置栅极的。
技术介绍
快闪存储器依栅极结构的不同大致可区分为堆叠栅极(stacked gate)快闪存储器以及分离栅极(split gate)快闪存储器两种类型。堆叠式栅极快闪存储单元包含有一用来储存电荷的浮置栅极(floating gate)、一介电层以及一用来控制数据存取的控制栅极(control gate)，由下至上依序堆叠于一隧穿氧化层上，且上述各层的侧壁均是约略相切齐。一般而言，堆叠栅极快闪存储单元虽然较不占面积，然而却具有过度抹除(over erase)的缺点。而分离栅极快闪存储器则可以解决堆叠栅极快闪存储器的过度抹除的问题。请参阅图1，图1为现有一分离栅极快闪存储单元10的剖面结构示意图。如图1所示，现有分离栅极快闪存储单元10包含有一半导体衬底12、一隧穿氧化层14、一浮置栅极24、一控制栅极30、一漏极19以及一源极17。控制栅极30向源极17方向延伸而设于浮置栅极24与漏极19之间的半导体衬底12上，形成一选择沟道(select channel)20。控制栅极30与浮置栅极24之间另生成有一介电层28，通常为一氧化层/氮化层/硅氧层(oxide/nitride/oxide，ONO)复合介电层。分离栅极快闪存储器单元10在写入数据时，利用热电子(channel hot electrons，CHE)效应，先将控制栅极30接至一高电压，并将源极接地(grounded)，然后再将漏极接至一固定电压，藉此产生热电子以通过隧穿氧化层14而注入浮置栅极24，达到储存数据的目的。而在进行数据抹除时，则是利用福乐诺汉隧穿(Fowler Nordheimtunneling)技术，先将控制栅极30接地或接一负电压(negative biased)，而将漏极19设在一高电压状态，以移除储存在浮置栅极24的电子。请参考图2至图5，图2至图5为现有制作一分离栅极快闪存储器单元10的方法示意图。如图2所示，分离栅极快闪存储器单元10的制作方法首先提供一半导体衬底12，并形成一隧穿氧化层14于半导体衬底12之上。如图3所示，然后于隧穿氧化层14的表面形成一光致抗蚀剂层16，并进行一光刻工艺，以于光致抗蚀剂层16中形成多个开口，用来定义掺杂区的位置。接着进行一离子注入工艺，利用光致抗蚀剂层16作为硬掩模(hardmask)，以于半导体衬底12中形成二掺杂区22。之后将光致抗蚀剂层16完全去除，并利用一快速热处理(rapid thermal processing，RTP)将掺杂区22内的掺杂剂予以活化(activation)。其中，掺杂区22分别用来作为分离栅极快闪存储单元的漏极与源极，而二掺杂区22之间的半导体衬底12则定义为分离栅极快闪存储单元的沟道区20。如图4所示，接下来进行一低压化学气相沉积(low pressure chemicalvapor deposition，LPCVD)工艺，于隧穿氧化层14表面形成一多晶硅层(未显示)。然后于多晶硅层表面形成一光致抗蚀剂层26，并利用光刻工艺在光致抗蚀剂层26中形成一浮置栅极的图案。再以图案化的光致抗蚀剂层26作为掩模来进行一各向异性蚀刻工艺，以垂直向下去除多晶硅层直到隧穿氧化层14表面，形成分离栅极快闪存储器单元的浮置栅极24。如图5所示，将光致抗蚀剂层26完全去除之后，随后进行一热氧化工艺，以于浮置栅极24表面形成一由氧化层/氮化层/硅氧层所组成的ONO介电层28。接着进行一低压化学气相沉积工艺，于半导体晶片10表面形成一多晶硅层(未显示)。然后于多晶硅层表面形成另一光致抗蚀剂层(未显示)，并利用光刻以及蚀刻等方法来定义出控制栅极的图案，以去除部分的多晶硅层，形成分离栅极快闪存储器单元的控制栅极30。分离栅极快闪存储器虽然可以解决堆叠栅极快闪存储器的过度抹除的问题，然而现有的分离栅极快闪存储器有抹除不完全或抹除电压不稳定等缺点。此外在制作过程中控制栅极和浮置栅极重叠区域会受到曝光对准设备对位偏差的影响，使得在读取数据时产生不稳定的沟道电流，影响快闪存储器的可靠度。
技术实现思路
因此本专利技术的主要目的在于提供一种具圆弧形状浮置栅极的，以解决上述现有技术的问题。根据本专利技术的一个方面，该分离栅极快闪存储器单元因具有一圆弧形状的浮置栅极，能维持抹除电压的稳定，进而提高快闪存储器的可靠度。该分离栅极快闪存储器单元包含一半导体衬底，该半导体衬底中包含有二掺杂区，作为该快闪存储器单元的源极与漏极；一隧穿氧化层，位于该半导体衬底之上；一浮置栅极，位于该隧穿氧化层之上，且该浮置栅极的二侧具有圆弧形状的轮廓；一介电层，覆盖于该浮置栅极表面，用来隔绝该浮置栅极与其他导电层；以及一控制栅极，且该控制栅极是一位于该浮置栅极的一侧的侧壁子结构。由于本专利技术的快闪存储器单元具有一圆弧形状的浮置栅极，可以使浮置栅极与控制栅极间的电容值不易变动，故在进行数据抹除操作时可提供均匀的抹除速率，维持抹除电压稳定，同时本专利技术的控制栅极可以利用回蚀刻的方式来形成侧壁子结构，故没有曝光对准设备对位不准的问题，可有效改善现有技术的缺点。附图说明图1为现有分离栅极快闪存储单元的剖面结构示意图；图2至图5为现有制作一分离栅极式快闪存储单元的方法示意图；以及图6至图12为本专利技术制作一具有圆弧形状浮置栅极的分离栅极快闪存储器单元的方法示意图。附图中的附图标记说明如下10分离栅极快闪存储器单元12半导体衬底14隧穿氧化层16光致抗蚀剂层 17源极19漏极 20沟道区22掺杂区24浮置栅极26光致抗蚀剂层 28 ONO介电层30控制栅极100分离栅极快闪存储器单元101半导体衬底 102第一介电层103第二介电层 104存储器单元区域105隧穿氧化层 106浮置栅极 107氧化层 108第三介电层109控制栅极 110漏极111源极具体实施方式请参考图6至图12。图6至图12为本专利技术制作一圆弧形状浮置栅极的分离栅极快闪存储器单元100的方法示意图。如图6所示，首先提供一半导体衬底101，接着依序于半导体衬底101上形成一第一介电层102与第二介电层103。其中半导体衬底101为一P型硅衬底，第一介电层102由氧化硅所组成，而第二介电层103由氮化硅所组成。如图7所示，接着于第二介电层表面形成一光致抗蚀剂层(未显示)，利用光致抗蚀剂层作为掩模依序进行一干蚀刻与一湿蚀刻工艺，去除部分第一介电层102与第二介电层103，于半导体衬底101上定义出一存储器单元区域104，之后将光致抗蚀剂层完全去除。如图8所示，随后进行一湿蚀刻工艺，去除存储器单元区域104两侧的部分第一介电层102，使得剩余的第一介电层102产生圆弧形状的侧壁轮廓，并进行一紫外光照射，以去除半导体衬底101上残余的蚀刻液或水分。接着利用一热氧化工艺于半导体衬底101上形成快闪存储器的隧穿氧化层105。如图9所示，然后再利用一低压化学气相沉积工艺于隧穿氧化层105上形成一多晶硅层(未显示)，以定义出一圆弧形状的浮置栅极106，同时进行一回蚀刻(etching back)工艺，去除多余的多晶硅层(未显示)。其中浮置栅极106的圆弧形状可以使浮置栅极与控制栅极间的电容值不易变动，故在进行数本文档来自技高网...

【技术保护点】
一种具有圆弧形状浮置栅极的分离栅极快闪存储器单元，包含有：一半导体衬底，该半导体衬底中包含有二掺杂区，作为该快闪存储器单元的源极与漏极；一隧穿氧化层，位于该半导体衬底之上；一浮置栅极，位于该隧穿氧化层之上，该浮置栅极 的二侧具有圆弧形状的轮廓；一介电层，覆盖于该浮置栅极表面，用来隔绝该浮置栅极与其他导电层；以及一控制栅极，该控制栅极是一位于该浮置栅极的一侧的侧壁子结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：向华埏，洪至伟，许正源，吴齐山，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]