一种分离栅极快闪存储单元，包括： 一衬底，该衬底中设置有一元件隔离结构以定义出有源区； 一选择栅极结构，设置于该衬底上，该选择栅极结构从该衬底起依序为一栅极介电层、一选择栅极与一顶盖层； 一间隙壁，设置于该选择栅极结构侧壁； 一层间介电层，设置于该衬底上，且该层间介电层具有一开口，该开口设置于该选择栅极结构的一侧，暴露部分该选择栅极结构、该衬底与该元件隔离结构； 一浮置栅极，设置于该开口中，且部分延伸至该层间介电层表面； 一隧穿介电层，设置于该浮置栅极与该衬底之间； 一控制栅极，设置于该开口中，填满该开口并延伸至该选择栅极结构上方； 一栅极间介电层，设置于该浮置栅极与该控制栅极之间； 一源极区，设置于该控制栅极未与该选择栅极结构相邻的一侧的该衬底中；以及 一漏极区，设置于该选择栅极未与该控制栅极相邻的一侧的该衬底中。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及一种半导体元件，且特别是有关于一种。
技术介绍
闪存元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。典型的闪存元件以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与衬底间以隧穿氧化层(Tunnel Oxide)相隔。当对闪存进行写入/抹除(Write/Erase)数据的操作时，藉由于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，在控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下沟道(Channel)的开/关，而此沟道的开/关即为判读数据值「0」或「1」的依据。当上述闪存在进行数据的抹除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的沟道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。因此，为了解决元件过度抹除的问题，许多闪存会采用分离栅极(SplitGate)的设计，其结构特征为除了控制栅极与浮置栅极之外，还具有位于控制栅极与浮置栅极侧壁、衬底上方的一选择栅极(或称为抹除栅极)，此选择栅极(抹除栅极)与控制栅极、浮置栅极和衬底之间以一介电层相隔。如此则当过度抹除现象太过严重，而使浮置栅极下方沟道在控制栅极未加工作电压状态下即持续打开时，选择栅极(抹除栅极)下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。由于分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈栅极闪存的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，通常浮置栅极与控制栅极之间的栅极耦合率(Gate Couple Ratio，GCR)越大，其操作所需的工作电压将越低。而提高栅极耦合率(Gate Couple Ratio，GCR)的方法包括增加栅极间介电层的电容或减少隧穿氧化层的电容。其中，增加栅极间介电层电容的方法为增加控制栅极层与浮置栅极之间所夹的面积。然而，在现有分离栅极结构中，控制栅极与浮置栅极形成堆栈结构，并无法增加控制栅极层与浮置栅极之间所夹的面积，而产生无法达到增加栅极耦合率以及增加元件集成度的问题。
技术实现思路
有鉴于此，本专利技术的一目的在于提供一种，可以增加栅极耦合率以及增加元件集成度。本专利技术的另一目的是提供一种，另外形成一抹除栅极，可以减少电子(空穴)通过隧穿介电层的次数，而增加隧穿介电层的可靠度，可以使元件寿命增长。本专利技术提供一种分离栅极快闪存储单元，其由设置有元件隔离结构的衬底；设置于衬底上的选择栅极结构，此选择栅极结构从衬底起依序为栅极介电层、选择栅极与顶盖层；设置于选择栅极结构侧壁的间隙壁；设置于衬底上的层间介电层，此层间介电层具有暴露部分选择栅极结构、衬底与元件隔离结构的开口；设置于开口中，且部分延伸至层间介电层表面的浮置栅极；设置于浮置栅极与衬底之间的隧穿介电层；设置于开口中，填满开口并延伸至选择栅极结构上方的控制栅极；设置于浮置栅极与控制栅极之间的栅极间介电层；设置于控制栅极未与选择栅极结构相邻的一侧的衬底中的源极区；设置于选择栅极未与控制栅极相邻的一侧的衬底中的漏极区所构成。上述的分离栅极快闪存储单元中，控制栅极包覆延伸至选择栅极结构上方的浮置栅极。当然，在此存储单元中，也可以设置有抹除栅极，此抹除栅极位于源极区上方的层间介电层上，且抹除栅极的一部分覆盖浮置栅极。本专利技术提供一种分离栅极快闪存储单元，其由具有元件隔离结构的衬底；分别设置于衬底上的第一选择栅极结构与第二选择栅极结构，此第一选择栅极结构与第二选择栅极结构从衬底起依序为栅极介电层、选择栅极与顶盖层；设置于第一选择栅极结构与第二选择栅极结构侧壁的间隙壁；设置于衬底上且具有第一开口与第二开口的层间介电层，第一开口与第二开口设置于第一选择栅极结构与第二选择栅极之间，第一开口暴露部分第一选择栅极结构、衬底与元件隔离结构，第二开口暴露部分第二选择栅极结构、衬底与元件隔离结构；分别设置于第一开口与第二开口中，且部分延伸至层间介电层表面的第一浮置栅极与第二浮置栅极；设置于第一浮置栅极与衬底之间和第二浮置栅极与衬底之间的隧穿介电层；分别设置于第一开口与第二开口中，各自填满第一开口与第二开口并延伸至第一选择栅极结构与第二选择栅极结构上方的第一控制栅极与第二控制栅极；设置于第一控制栅极与第二控制栅极之间的层间介电层上，且覆盖第一浮置栅极与第二浮置栅极的一部份的抹除栅极；设置于第一浮置栅极与第一控制栅极、抹除栅极之间和第二浮置栅极与第二控制栅极、抹除栅极之间的栅极间介电层；设置于第一控制栅极与第二控制栅极之间的衬底中的源极区；分别设置于第一选择栅极结构未与第一控制栅极相邻的一侧的衬底中和第二选择栅极结构未与第二控制栅极相邻的一侧的衬底中的第一漏极区与第二漏极区；设置于衬底上，并电连接第一漏极区与第二漏极区的位线。上述的分离栅极快闪存储单元中，第一控制栅极包覆延伸至第一选择栅极结构上方的第一浮置栅极，第二控制栅极包覆延伸至第二选择栅极结构上方的第二浮置栅极。位线藉由接触插塞分别连接第一漏极区与第二漏极区。上述的分离栅极快闪存储单元中，开口暴露部分选择栅极结构、衬底与元件隔离结构。浮置栅极设置于开口中，且部分延伸至层间介电层表面。控制栅极分别设置于开口中，并延伸至选择栅极结构上方。于是，控制栅极与浮置栅极之间的接触面积就可以增加，进而增加闪存的栅极耦合率，降低操作所需的工作电压，以提高元件的操作速度，满足内存元件特性的需求。而且，于层间介电层上设置抹除栅极。在进行抹除操作时，使电子(空穴)从浮置栅极的转角经由栅极间介电层传送至抹除栅极而移除，可以减少电子(空穴)通过隧穿介电层的次数，而增加隧穿介电层的可靠度，因此可以使元件寿命增长。此外，不设置抹除栅极，而使控制栅极位于选择栅极结构上方的部分包覆住浮置栅极延伸至层间介电层上的部分。在进行抹除操作时，使电子(空穴)从浮置栅极的转角经由栅极间介电层传送至控制栅极而移除，同样也可以减少电子(空穴)通过隧穿介电层的次数，而增加隧穿介电层的可靠度，因此可以使元件寿命增长。本专利技术提供一种分离栅极快闪存储单元的制造方法，提供已形成有元件隔离结构的衬底。于此衬底上形成选择栅极结构，此选择栅极结构从衬底起依序为栅极介电层、导体层与顶盖层。于选择栅极结构的侧壁形成间隙壁后，于选择栅极结构两侧的衬底中形成源极区与漏极区，其中源极区与选择栅极结构相距一距离，漏极区与选择栅极结构相邻。于衬底上形成层间介电层后，于层间介电层中形成开口，此开口暴露选择栅极结构与源极区之间的衬底、部分选择栅极结构与元件隔离结构。于开口所暴露的衬底上形成隧穿介电层后，于开口中形成浮置栅极，此浮置栅极延伸至部分层间介电层。于衬底上形成栅极间介电层，并于衬底上形成填满开口的控制栅极。在上述的方法中，于控制栅极的形成步骤中，使控制栅本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种分离栅极快闪存储单元，包括一衬底，该衬底中设置有一元件隔离结构以定义出有源区；一选择栅极结构，设置于该衬底上，该选择栅极结构从该衬底起依序为一栅极介电层、一选择栅极与一顶盖层；一间隙壁，设置于该选择栅极结构侧壁；一层间介电层，设置于该衬底上，且该层间介电层具有一开口，该开口设置于该选择栅极结构的一侧，暴露部分该选择栅极结构、该衬底与该元件隔离结构；一浮置栅极，设置于该开口中，且部分延伸至该层间介电层表面；一隧穿介电层，设置于该浮置栅极与该衬底之间；一控制栅极，设置于该开口中，填满该开口并延伸至该选择栅极结构上方；一栅极间介电层，设置于该浮置栅极与该控制栅极之间；一源极区，设置于该控制栅极未与该选择栅极结构相邻的一侧的该衬底中；以及一漏极区，设置于该选择栅极未与该控制栅极相邻的一侧的该衬底中。2.如权利要求1所述的分离栅极快闪存储单元，其中包括一抹除栅极，设置于该源极区上方的该层间介电层上，且该抹除栅极的一部分覆盖该浮置栅极。3.如权利要求1所述的分离栅极快闪存储单元，其中该栅极间介电层还包括设置于该抹除栅极与该浮置栅极之间。4.如权利要求1所述的分离栅极快闪存储单元，其中该控制栅极包覆延伸至该选择栅极结构上方的该浮置栅极。5.如权利要求1所述的分离栅极快闪存储单元，其中该顶盖层与该间隙壁的材料与该层间介电层具有不同的蚀刻选择性。6.一种分离栅极快闪存储单元，包括一衬底，该衬底中设置有一元件隔离结构以定义出有源区；一第一选择栅极结构与一第二选择栅极结构，分别设置于该衬底上，该第一选择栅极结构与该第二选择栅极结构从该衬底起依序为一栅极介电层、一选择栅极与一顶盖层；一间隙壁，设置于该第一选择栅极结构与该第二选择栅极结构侧壁；一层间介电层，设置于该衬底上，且该层间介电层具有一第一开口与一第二开口，该第一开口与该第二开口设置于该第一选择栅极结构与该第二选择栅极之间，该第一开口暴露部分该第一选择栅极结构、该衬底与该元件隔离结构，该第二开口暴露部分该第二选择栅极结构、该衬底与该元件隔离结构；一第一浮置栅极与一第二浮置栅极，分别设置于该第一开口与该第二开口中，且部分延伸至该层间介电层表面；一隧穿介电层，设置于该第一浮置栅极与该衬底之间和该第二浮置栅极与该衬底之间；一第一控制栅极与一第二控制栅极，分别设置于该第一开口与该第二开口中，各自填满该第一开口与该第二开口并延伸至该第一选择栅极结构与该第二选择栅极结构上方；一抹除栅极，设置于该第一控制栅极与该第二控制栅极之间的该层间介电层上，且该抹除栅极的一部分覆盖该第一浮置栅极与该第二浮置栅极；一栅极间介电层，设置于该第一浮置栅极与该第一控制栅极、该抹除栅极之间和该第二浮置栅极与该第二控制栅极、该抹除栅极之间；一源极区，设置于该第一控制栅极与该第二控制栅极之间的该衬底中；一第一漏极区与一第二漏极区，分别设置于该第一选择栅极结构未与该第一控制栅极相邻的一侧的该衬底中和该第二选择栅极结构未与该第二控制栅极相邻的一侧的该衬底中；以及一位线，设置于该衬底上，并电连接该第一漏极区与该第二漏极区。7.如权利要求6所述的分离栅极快闪存储单元，其中该栅极间介电层包括一氧化硅/氮化硅/氧化硅层。8.如权利要求6所述的分离栅极快闪存储单元，其中该第一控制栅极包覆延伸至该第一选择栅极结构上方的该第一浮置...
【专利技术属性】
技术研发人员：吴陞，黄财煜，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。